- 您现在的位置：买卖IC网 > PDF目录359091 > M68TC11E20B56 (飞思卡尔半导体(中国)有限公司) HC11 Microcontrollers PDF资料下载
参数资料
| 型号： | M68TC11E20B56 |
| 厂商： | 飞思卡尔半导体(中国)有限公司 |
| 英文描述： | HC11 Microcontrollers |
| 中文描述： | HC11微控制器 |
| 文件页数： | 90/242页 |
| 文件大小： | 1525K |
| 代理商： | M68TC11E20B56 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页当前第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页
Resets and Interrupts
M68HC11E Family Data Sheet, Rev. 5.1
90
Freescale Semiconductor
5.5.4 Software Interrupt (SWI)
SWI is an instruction, and thus cannot be interrupted until complete. SWI is not inhibited by the global
mask bits in the CCR. Because execution of SWI sets the I mask bit, once an SWI interrupt begins, other
interrupts are inhibited until SWI is complete, or until user software clears the I bit in the CCR.
5.5.5 Maskable Interrupts
The maskable interrupt structure of the MCU can be extended to include additional external interrupt
sources through the IRQ pin. The default configuration of this pin is a low-level sensitive wired-OR
network. When an event triggers an interrupt, a software accessible interrupt flag is set. When enabled,
this flag causes a constant request for interrupt service. After the flag is cleared, the service request is
released.
5.5.6 Reset and Interrupt Processing
Figure 5-5
and
Figure 5-6
illustrate the reset and interrupt process.
Figure 5-5
illustrates how the CPU
begins from a reset and how interrupt detection relates to normal opcode fetches.
Figure 5-6
is an
expansion of a block in
Figure 5-5
and illustrates interrupt priorities.
Figure 5-7
shows the resolution of
interrupt sources within the SCI subsystem.
5.6 Low-Power Operation
Both stop mode and wait mode suspend CPU operation until a reset or interrupt occurs. Wait mode
suspends processing and reduces power consumption to an intermediate level. Stop mode turns off all
on-chip clocks and reduces power consumption to an absolute minimum while retaining the contents of
the entire RAM array.
5.6.1 Wait Mode
The WAI opcode places the MCU in wait mode, during which the CPU registers are stacked and CPU
processing is suspended until a qualified interrupt is detected. The interrupt can be an external IRQ, an
XIRQ, or any of the internally generated interrupts, such as the timer or serial interrupts. The on-chip
crystal oscillator remains active throughout the wait standby period.
The reduction of power in the wait condition depends on how many internal clock signals driving on-chip
peripheral functions can be shut down. The CPU is always shut down during wait. While in the wait state,
the address/data bus repeatedly runs read cycles to the address where the CCR contents were stacked.
The MCU leaves the wait state when it senses any interrupt that has not been masked.
The free-running timer system is shut down only if the I bit is set to 1 and the COP system is disabled by
NOCOP being set to 1. Several other systems also can be in a reduced power-consumption state
depending on the state of software-controlled configuration control bits. Power consumption by the
analog-to-digital (A/D) converter is not affected significantly by the wait condition. However, the A/D
converter current can be eliminated by writing the ADPU bit to 0. The SPI system is enabled or disabled
by the SPE control bit. The SCI transmitter is enabled or disabled by the TE bit, and the SCI receiver is
enabled or disabled by the RE bit. Therefore, the power consumption in wait is dependent on the
particular application.
相关PDF资料 |
PDF描述 |
|---|---|
| M68Z128W-70N1T | 3V, 1 Mbit 128Kb x8 Low Power SRAM with Output Enable |
| M68Z128WN | 3V, 1 Mbit 128Kb x8 Low Power SRAM with Output Enable |
| M68Z128W | 3V, 1 Mbit 128Kb x8 Low Power SRAM with Output Enable |
| M69AW024BL60ZB8T | 16 Mbit (1M x16) 3V Asynchronous PSRAM |
| M69AW024BL70ZB8T | 16 Mbit (1M x16) 3V Asynchronous PSRAM |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M68TC11E20FN52 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:HC11 Microcontrollers |
| M68TC11E20FU64 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:HC11 Microcontrollers |
| M68TC11E20PB52 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:HC11 Microcontrollers |
| M68TE08LJLKFB52E | 功能描述:插座和适配器 TARGET HEAD ADAPTER RoHS:否 制造商:Silicon Labs 产品:Adapter 用于:EM35x |
| M68TE08LJLKFQ80E | 功能描述:插座和适配器 TARGET HEAD ADAPTER RoHS:否 制造商:Silicon Labs 产品:Adapter 用于:EM35x |
发布紧急采购，3分钟左右您将得到回复。