- 您现在的位置：买卖IC网 > PDF目录262949 > MT46V32M16P-6T 32M X 16 DDR DRAM, 0.7 ns, PDSO66 PDF资料下载
参数资料
| 型号： | MT46V32M16P-6T |
| 元件分类： | DRAM |
| 英文描述： | 32M X 16 DDR DRAM, 0.7 ns, PDSO66 |
| 封装： | 0.400 INCH, LEAD FREE, PLASTIC, TSOP-66 |
| 文件页数： | 68/82页 |
| 文件大小： | 2855K |
| 代理商： | MT46V32M16P-6T |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页当前第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页
512Mb: x4, x8, x16
DDR SDRAM
09005aef80a1d9e7
Micron Technology, Inc., reserves the right to change products or specifications without notice.
512MBDDRx4x8x16_2.fm - Rev. H 7/04 EN
70
2000 Micron Technology, Inc. All rights reserved.
Figure 43: Data Input Timing
NOTE:
1. tDSH (MIN) generally occurs during tDQSS (MIN).
2. tDSS (MIN) generally occurs during tDQSS (MAX).
3. WRITE command issued at T0.
4. For x16, LDQS controls the lower byte and UDQS controls the upper byte.
DQS
tDQSS
tDQSH tWPST
tDH
tDS
tDQSL
tDSS2 tDSH1
tDSH1
tDSS2
DM
DQ
CK
CK#
T03
T1
T1n
T2
T2n
T3
DI
b
DON’T CARE
TRANSITIONING DATA
tWPRE
tWPRES
相关PDF资料 |
PDF描述 |
|---|---|
| MT28F644W18FE-705KTET | 4M X 16 FLASH 1.8V PROM, 70 ns, PBGA56 |
| MPAT-122128-1003MS | 12200 MHz - 12750 MHz RF/MICROWAVE FIXED ATTENUATOR, 2.2 dB INSERTION LOSS-MAX |
| MPAT-122128-10101MS | 12200 MHz - 12750 MHz RF/MICROWAVE FIXED ATTENUATOR, 2.2 dB INSERTION LOSS-MAX |
| MPAT-122128-10103FS | 12200 MHz - 12750 MHz RF/MICROWAVE FIXED ATTENUATOR, 2.2 dB INSERTION LOSS-MAX |
| MPAT-122128-10103MS | 12200 MHz - 12750 MHz RF/MICROWAVE FIXED ATTENUATOR, 2.2 dB INSERTION LOSS-MAX |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。