- 您现在的位置：买卖IC网 > PDF目录187166 > MT47H64M8B6-3ELAT:D DDR DRAM, PBGA60 PDF资料下载
参数资料
| 型号： | MT47H64M8B6-3ELAT:D |
| 元件分类： | DRAM |
| 英文描述： | DDR DRAM, PBGA60 |
| 封装： | 10 X 10 MM, ROHS COMPLIANT, FBGA-60 |
| 文件页数： | 84/139页 |
| 文件大小： | 9398K |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页当前第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页
Table 16: Differential Input Logic Levels
All voltages referenced to Vss
Parameter
Symbol
Min
Max
Units
Notes
DC input signal voltage
Vin(DC)
–300
VddQ
mV
DC differential input voltage
Vid(DC)
250
VddQ
mV
AC differential input voltage
Vid(AC)
500
VddQ
mV
AC differential cross-point voltage
Vix(AC)
0.50 × VddQ - 175
0.50 × VddQ + 175
mV
Input midpoint voltage
Vmp(DC)
850
950
mV
Notes: 1. Vin(DC) specifies the allowable DC execution of each input of differential pair such as
CK, CK#, DQS, DQS#, LDQS, LDQS#, UDQS, UDQS#, and RDQS, RDQS#.
2. Vid(DC) specifies the input differential voltage |Vtr - Vcp| required for switching, where
Vtr is the true input (such as CK, DQS, LDQS, UDQS) level and Vcp is the complementary
input (such as CK#, DQS#, LDQS#, UDQS#) level. The minimum value is equal to Vih(DC) -
Vil(DC). Differential input signal levels are shown in Figure 16 (page 49).
3. Vid(AC) specifies the input differential voltage |Vtr - Vcp| required for switching, where
Vtr is the true input (such as CK, DQS, LDQS, UDQS, RDQS) level and Vcp is the comple-
mentary input (such as CK#, DQS#, LDQS#, UDQS#, RDQS#) level. The minimum value is
equal to Vih(AC) - Vil(AC), as shown in Table 15 (page 48).
4. The typical value of Vix(AC) is expected to be about 0.5 × VddQ of the transmitting de-
vice and Vix(AC) is expected to track variations in VddQ. Vix(AC) indicates the voltage at
which differential input signals must cross, as shown in Figure 16 (page 49).
5. Vmp(DC) specifies the input differential common mode voltage (Vtr + Vcp)/2 where Vtr
is the true input (CK, DQS) level and Vcp is the complementary input (CK#, DQS#).
Vmp(DC) is expected to be approximately 0.5 × VddQ.
6. VddQ + 300mV allowed provided 1.9V is not exceeded.
Figure 16: Differential Input Signal Levels
TR2
CP2
2.1V
VddQ = 1.8V
Vin(dc) MAX1
Vin(dc) MIN1
–0.30V
0.9V
1.075V
0.725V
Vid(ac)6
Vid(dc)5
X
Vmp(dc)3
Vix(ac)4
X
Notes: 1. TR and CP may not be more positive than VddQ + 0.3V or more negative than Vss - 0.3V.
2. TR represents the CK, DQS, RDQS, LDQS, and UDQS signals; CP represents CK#, DQS#,
RDQS#, LDQS#, and UDQS# signals.
3. This provides a minimum of 850mV to a maximum of 950mV and is expected to be
VddQ/2.
4. TR and CP must cross in this region.
5. TR and CP must meet at least Vid(DC) MIN when static and is centered around Vmp(DC).
512Mb: x4, x8, x16 DDR2 SDRAM
Input Electrical Characteristics and Operating Conditions
PDF: 09005aef82f1e6e2
Rev. N 1/09 EN
49
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2004 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| MT48H32M16LFCJ-8 | 32M X 16 SYNCHRONOUS DRAM, 7 ns, PBGA54 |
| MT48LC16M8A2BC-8E:G | 16M X 8 SYNCHRONOUS DRAM, 6 ns, PBGA60 |
| MT48LC16M8A2FC-75L:G | 16M X 8 SYNCHRONOUS DRAM, 5.4 ns, PBGA60 |
| MT48LC8M16A2FC-8E:G | 8M X 16 SYNCHRONOUS DRAM, 6 ns, PBGA60 |
| MT48LC4M16A2F4-7ELAT:G | 4M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA54 |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。