- 您现在的位置：买卖IC网 > PDF目录12014 > P89V51RB2BBC,557 (NXP Semiconductors)IC 80C51 MCU 1024 RAM 44TQFP PDF资料下载
参数资料
| 型号： | P89V51RB2BBC,557 |
| 厂商： | NXP Semiconductors |
| 文件页数： | 62/80页 |
| 文件大小： | 0K |
| 描述： | IC 80C51 MCU 1024 RAM 44TQFP |
| 产品培训模块： | Migrating from 8/16-Bit MCUs to 32-Bit ARMs |
| 标准包装： | 800 |
| 系列： | 89V |
| 核心处理器： | 8051 |
| 芯体尺寸： | 8-位 |
| 速度： | 40MHz |
| 连通性： | SPI，UART/USART |
| 外围设备： | 欠压检测/复位，POR，PWM，WDT |
| 输入/输出数： | 32 |
| 程序存储器容量： | 16KB（16K x 8） |
| 程序存储器类型： | 闪存 |
| RAM 容量： | 1K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 4.5 V ~ 5.5 V |
| 振荡器型： | 内部 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 44-TQFP |
| 包装： | 托盘 |
| 配用： | 622-1017-ND - BOARD 44-ZIF PLCC SOCKET |
| 其它名称： | 935277723557 P89V51RB2BBC P89V51RB2BBC-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页
2009-2011 Microchip Technology Inc.
DS39960D-page 65
PIC18F87K22 FAMILY
REGISTER 4-1:
PMD3: PERIPHERAL MODULE DISABLE REGISTER 3
R/W-0
CCP10MD(1)
CCP9MD(1)
CCP8MD
CCP7MD
CCP6MD
CCP5MD
CCP4MD
TMR12MD(1)
bit 7
bit 0
Legend:
R = Readable bit
W = Writable bit
U = Unimplemented bit, read as ‘0’
-n = Value at POR
‘1’ = Bit is set
‘0’ = Bit is cleared
x = Bit is unknown
bit 7
CCP10MD:
PMD CCP10 Enable/Disable bit(1)
1
= Peripheral Module Disable (PMD) is enabled for CCP10, disabling all of its clock sources
0
= PMD is disabled for CCP10
bit 6
CCP9MD:
PMD CCP9 Enable/Disable bit(1)
1
= Peripheral Module Disable (PMD) is enabled for CCP9, disabling all of its clock sources
0
= PMD is disabled for CCP9
bit 5
CCP8MD:
PMD CCP8 Enable/Disable bit
1
= Peripheral Module Disable (PMD) is enabled for CCP8, disabling all of its clock sources
0
= PMD is disabled for CCP8
bit 4
CCP7MD:
PMD CCP7 Enable/Disable bit
1
= Peripheral Module Disable (PMD) is enabled for CCP7, disabling all of its clock sources
0
= PMD is disabled for CCP7
bit 3
CCP6MD:
PMD CCP6 Enable/Disable bit
1
= Peripheral Module Disable (PMD) is enabled for CCP6, disabling all of its clock sources
0
= PMD is disabled for CCP6
bit 2
CCP5MD:
PMD CCP5 Enable/Disable bit
1
= Peripheral Module Disable (PMD) is enabled for CCP5, disabling all of its clock sources
0
= PMD is disabled for CCP5
bit 1
CCP4MD:
PMD CCP4 Enable/Disable bit
1
= Peripheral Module Disable (PMD) is enabled for CCP4, disabling all of its clock sources
0
= PMD is disabled for CCP4
bit 0
TMR12MD:
TMR12MD Disable bit(1)
1
= PMD is enabled and all TMR12MD clock sources are disabled
0
= PMD is disabled and TMR12MD is enabled
Note 1:
Unimplemented on devices with a program memory of 32 Kbytes (PIC18FX5K22).
相关PDF资料 |
PDF描述 |
|---|---|
| VJ1825A223JBCAT4X | CAP CER 0.022UF 200V 5% NP0 1825 |
| VJ1825A223KBCAT4X | CAP CER 0.022UF 200V NP0 1825 |
| VJ2225A562JBAAT4X | CAP CER 5600PF 50V 5% NP0 2225 |
| VJ2225A562JBBAT4X | CAP CER 5600PF 100V 5% NP0 2225 |
| VJ2225A562JBCAT4X | CAP CER 5600PF 200V 5% NP0 2225 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| P89V51RB2FA | 制造商:NXP Semiconductors 功能描述:MCU 8BIT 80C51 16K FLASH PLCC44 |
| P89V51RB2FA,529 | 功能描述:8位微控制器 -MCU 80C51 16K FL / 512 R RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| P89V51RB2FA529 | 制造商:NXP Semiconductors 功能描述:IC 8BIT MCU 80C51 40MHZ LCC-44 |
| P89V51RB2FN | 制造商:NXP Semiconductors 功能描述:IC MCU 8BIT 80C51 16K FLASH DIP40 制造商:NXP Semiconductors 功能描述:IC, MCU 8BIT 80C51 16K FLASH, DIP40 |
| P89V51RB2FN,112 | 功能描述:8位微控制器 -MCU 80C51 16K FL / 512 R RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。