- 您现在的位置：买卖IC网 > PDF目录296800 > PEF22554HT (INFINEON TECHNOLOGIES AG) DATACOM, FRAMER, PQFP144 PDF资料下载
参数资料
| 型号： | PEF22554HT |
| 厂商： | INFINEON TECHNOLOGIES AG |
| 元件分类： | 数字传输电路 |
| 英文描述： | DATACOM, FRAMER, PQFP144 |
| 封装： | GREEN, PLASTIC, LBGA-160 |
| 文件页数： | 89/700页 |
| 文件大小： | 25742K |
| 代理商： | PEF22554HT |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页当前第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页第479页第480页第481页第482页第483页第484页第485页第486页第487页第488页第489页第490页第491页第492页第493页第494页第495页第496页第497页第498页第499页第500页第501页第502页第503页第504页第505页第506页第507页第508页第509页第510页第511页第512页第513页第514页第515页第516页第517页第518页第519页第520页第521页第522页第523页第524页第525页第526页第527页第528页第529页第530页第531页第532页第533页第534页第535页第536页第537页第538页第539页第540页第541页第542页第543页第544页第545页第546页第547页第548页第549页第550页第551页第552页第553页第554页第555页第556页第557页第558页第559页第560页第561页第562页第563页第564页第565页第566页第567页第568页第569页第570页第571页第572页第573页第574页第575页第576页第577页第578页第579页第580页第581页第582页第583页第584页第585页第586页第587页第588页第589页第590页第591页第592页第593页第594页第595页第596页第597页第598页第599页第600页第601页第602页第603页第604页第605页第606页第607页第608页第609页第610页第611页第612页第613页第614页第615页第616页第617页第618页第619页第620页第621页第622页第623页第624页第625页第626页第627页第628页第629页第630页第631页第632页第633页第634页第635页第636页第637页第638页第639页第640页第641页第642页第643页第644页第645页第646页第647页第648页第649页第650页第651页第652页第653页第654页第655页第656页第657页第658页第659页第660页第661页第662页第663页第664页第665页第666页第667页第668页第669页第670页第671页第672页第673页第674页第675页第676页第677页第678页第679页第680页第681页第682页第683页第684页第685页第686页第687页第688页第689页第690页第691页第692页第693页第694页第695页第696页第697页第698页第699页第700页
Data Sheet
179
Rev. 1.2, 2006-01-26
QuadFALC
TM
PEF 22554 E
Functional Description T1/J1
5.3.3
CAS Bit-Robbing (T1/J1)
The channel associated signaling information (CAS) is carried on the line in the LSB of every sixth frame for each
time slot. CAS operation mode of the QuadFALC
TM is enabled in T1/J1 mode by setting of register bit FMR5.EIBR.
Two basic modes can be select for receive and transmit direction independent from another:.
Serial CAS: If RSIG is configured on one of the multifunction ports RPA, RPB or RPC, the received CAS
information is given out on RSIG automatically, see Chapter 5.3.3.1. The CAS information is also stored in
registers RS(12:1) (RS1_T) aligned to the CAS multiframe boundary. If XSIG is configured on one of the
multifunction ports XPA or XPB, the transmitted CAS information is taken from XSIG automatically and the
information in the registers XS(12:1) (XS1_T) is ignored, see Chapter 5.3.3.2
Parallel CAS: If RSIG is not configured on one of the multifunction ports RPA, RPB or RPC, the received CAS
information is stored in registers RS(12:1) aligned to the CAS multiframe boundary, see Chapter 5.3.3.3. If
XSIG is not configured on one of the multifunction ports XPA or XPB, the transmitted CAS information is taken
from the registers XS(12:1), see Chapter 5.3.3.4.
In all this basic modes the following configurations can be done:
Internal multiplexing of data and signaling data can be disabled on a per time slot basis (“clear channel”
capability), see Chapter 5.5.6. This is valid for both serial and parallel CAS mode.
Forcing of all robbed bits to 1 can be done to be not performed in CAS “cleared channels” by setting of
XC0.BRF01.
Bit robbing idle function can be done by setting XC0.BRIF. In this case bit robbing information is not overwritten
by the idle code in idle channels. Note that the bit robbing idle feature is not operational in serial CAS together
with F72 mode.
5.3.3.1
Serial Receive CAS Bit-Robbing (T1/J1)
The complete received CAS information is output on pin RSIG.
The received CAS signaling data is clocked out with the working clock of the receive highway (SCLKR) together
with the receive synchronization pulse (SYPR). Data on RSIG is transmitted in the last 4 bits per time slot and are
time slot aligned to the data on RDO. In ESF format the A,B,C,D bits are placed in the bit positions 5 to 8 per time
slot. In F12/72 format the A and B bits are repeated in the C and D bit positions. The first 4 bits per time slot can
be optionally fixed high or low. The FS/DL time slot is transmitted on RDO and RSIG. During idle time slots no
signaling information is transmitted. Data on RSIG are only valid if the freeze signaling status is inactive. With
FMR2.SAIS all-ones data is transmitted on RDO and RSIG.
Updating of the received signaling information is controlled by the freeze signaling status. The freeze signaling
status is automatically activated if a loss-of-signal, or a loss-of-frame-alignment or a receive slip occurs. The
current freeze status is output on port FREEZE (RPA, RPB or RPC) and indicated by register SIS.SFS. If SIS.SFS
is active updating of the registers RS(12:1) is disabled. Optionally automatic freeze signaling is disabled by setting
bit SIC3.DAF.
After CAS resynchronization an interrupt is generated. Because at this time the signaling is still frozen, CAS data
is not valid yet. Readout of CAS data has to be delayed until the next CAS multiframe is received.
5.3.3.2
Serial Transmit CAS Bit-Robbing (T1/J1)
In serial CAS mode the signaling data on pin XSIG is sampled with the working clock of the transmit system
interface (SCLKX) together with the transmit synchronous pulse (SYPX). Data on XSIG is latched in the bit
positions 5 to 8 per time slot, bits 1 to 4 are ignored. The FS/DL-bit is sampled on port XSIG and inserted in the
outgoing data stream. The received CAS multiframe is inserted frame aligned into the data stream on XDI. Data
sourced by the internal signaling controller overwrites the external signaling data which must be valid during the
last frame of a multiframe. Internal multiplexing of data and signaling data can be disabled on a per time slot basis
(clear channel capability). This is also valid when using the internal and external signaling mode.
5.3.3.3
Parallel Receive CAS Bit-Robbing (T1/J1)
Received CAS information is stored in registers RS(12:1) aligned to the CAS multiframe boundary.
相关PDF资料 |
PDF描述 |
|---|---|
| PES12-42S-N0024 | |
| PESD3V3V4UK,132 | 25 W, UNIDIRECTIONAL, 4 ELEMENT, SILICON, TVS DIODE |
| PF38F3050L0YUQ3A | SPECIALTY MEMORY CIRCUIT, PBGA88 |
| PFC04108.2UHKT | 1 ELEMENT, 8.2 uH, GENERAL PURPOSE INDUCTOR |
| PFC04101.8UHKT | 1 ELEMENT, 1.8 uH, GENERAL PURPOSE INDUCTOR |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PEF22554HT V2.1 | 制造商:Infineon Technologies AG 功能描述: |
| PEF22554HTV2.1 | 功能描述:网络控制器与处理器 IC T/E RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| PEF22554H-TV2.1 | 制造商:Infineon Technologies AG 功能描述: |
| PEF22554HT-V2.1 | 制造商:Infineon Technologies AG 功能描述:PEF22554HT-V2.1 |
| PEF22554HTV3.1 | 功能描述:网络控制器与处理器 IC T/E RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。