- 您现在的位置：买卖IC网 > PDF目录374873 > SN74V263-10GGM (Texas Instruments, Inc.) 8192 】 18, 16384 】 18, 32768 】 18, 65536 】 18 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES PDF资料下载
参数资料
| 型号： | SN74V263-10GGM |
| 厂商： | Texas Instruments, Inc. |
| 英文描述： | 8192 】 18, 16384 】 18, 32768 】 18, 65536 】 18 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES |
| 中文描述： | 8192】18，16384】18，32768】18，65536】18的3.3V的CMOS先入先出存储器 |
| 文件页数： | 20/52页 |
| 文件大小： | 762K |
| 代理商： | SN74V263-10GGM |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页
SN74V263, SN74V273, SN74V283, SN74V293
8192
×
18, 16384
×
18, 32768
×
18, 65536
×
18
3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES
SCAS669D
–
JUNE 2001
–
REVISED FEBRUARY 2003
20
POST OFFICE BOX 655303
DALLAS, TEXAS 75265
Table 2. Default Programmable Flag Offsets
OFFSETS (n, m)
OFFSETS (n, m)
LD
FSEL0
FSEL1
SN74V263
SN74V273
LD
FSEL0
FSEL1
SN74V283
ALL OTHER
MODES
×
9 TO
×
9
MODE
SN74V293
H
L
L
L
L
H
H
H
L
L
H
L
H
L
H
H
L
H
L
L
H
H
L
H
1,023
511
255
127
63
31
15
7
L
L
L
H
H
H
H
L
L
H
H
L
L
H
H
L
H
L
H
H
L
L
H
L
511
255
63
31
1,023
15
7
127
16383
8191
4,095
2,047
1,023
511
255
127
16383
8191
4,095
2,047
1,023
511
255
127
n = empty offset for PAE, m = full offset for PAF
programming flag offsets
Full and empty flag offset values are user programmable. The SN74V263, SN74V273, SN74V283, and
SN74V293 have internal registers for these offsets. Eight default offset values are selectable during master
reset. These offset values are shown in Table 2. Offset values also can be programmed into the FIFO by serial
or parallel loading. The loading method is selected using LD. During master reset, the state of the LD input
determines whether serial or parallel flag offset programming is enabled. A high on LD during master reset
selects serial loading of offset values. A low on LD during master reset selects parallel loading of offset values.
In addition to loading offset values into the FIFO, it also is possible to read the current offset values. Offset values
can be read via the parallel output ports Q0
–
Qn, regardless of the programming mode selected (serial or
parallel). It is not possible to read the offset values in serial fashion.
Figure 3 summarizes the control pins and sequence for both serial and parallel programming modes. A more
detailed description is given in the following paragraphs.
The offset registers can be programmed (and reprogrammed) any time after master reset, regardless of whether
serial or parallel programming has been selected. Valid programming ranges are from 0 to D
–
1.
synchronous vs asynchronous programmable-flag timing selection
The SN74V263, SN74V273, SN74V283, and SN74V293 can be configured during the master reset cycle with
either synchronous or asynchronous timing for PAF and PAE flags by use of the PFM pin.
If synchronous PAF/PAE configuration is selected (PFM high during MRS), PAF is asserted and updated on the
rising edge of WCLK only and not RCLK. Similarly, PAE is asserted and updated on the rising edge of RCLK
only and not WCLK (see Figure 18 for synchronous PAF timing and Figure 19 for synchronous PAE timing).
If asynchronous PAF/PAE configuration is selected (PFM low during MRS), PAF is asserted low on the
low-to-high transition of WCLK and PAF is reset to high on the low-to-high transition of RCLK. Similarly, PAE
is asserted low on the low-to-high transition of RCLK. PAE is reset to high on the low-to-high transition of WCLK
(see Figure 20 for asynchronous PAF timing and Figure 21 for asynchronous PAE timing).
相关PDF资料 |
PDF描述 |
|---|---|
| SN74V263-15GGM | 8192 】 18, 16384 】 18, 32768 】 18, 65536 】 18 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES |
| SN74V263-7GGM | 8192 】 18, 16384 】 18, 32768 】 18, 65536 】 18 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES |
| SN74V273-10GGM | 8192 】 18, 16384 】 18, 32768 】 18, 65536 】 18 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES |
| SN74V273-15GGM | 8192 】 18, 16384 】 18, 32768 】 18, 65536 】 18 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES |
| SN74V273-6GGM | 8192 】 18, 16384 】 18, 32768 】 18, 65536 】 18 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SN74V263-10PZA | 功能描述:先进先出 8192 x 18 Synch 先进先出 Memory RoHS:否 制造商:IDT 电路数量: 数据总线宽度:18 bit 总线定向:Unidirectional 存储容量:4 Mbit 定时类型:Synchronous 组织:256 K x 18 最大时钟频率:100 MHz 访问时间:10 ns 电源电压-最大:3.6 V 电源电压-最小:6 V 最大工作电流:35 mA 最大工作温度:+ 85 C 封装 / 箱体:TQFP-80 封装: |
| SN74V263-15GGM | 功能描述:先进先出 8192 x 18 Synch 先进先出 Memory RoHS:否 制造商:IDT 电路数量: 数据总线宽度:18 bit 总线定向:Unidirectional 存储容量:4 Mbit 定时类型:Synchronous 组织:256 K x 18 最大时钟频率:100 MHz 访问时间:10 ns 电源电压-最大:3.6 V 电源电压-最小:6 V 最大工作电流:35 mA 最大工作温度:+ 85 C 封装 / 箱体:TQFP-80 封装: |
| SN74V263-15PZA | 功能描述:先进先出 8192 x 18 Synch 先进先出 Memory RoHS:否 制造商:IDT 电路数量: 数据总线宽度:18 bit 总线定向:Unidirectional 存储容量:4 Mbit 定时类型:Synchronous 组织:256 K x 18 最大时钟频率:100 MHz 访问时间:10 ns 电源电压-最大:3.6 V 电源电压-最小:6 V 最大工作电流:35 mA 最大工作温度:+ 85 C 封装 / 箱体:TQFP-80 封装: |
| SN74V263-6GGM | 功能描述:先进先出 8192 x 18 Synch 先进先出 Memory RoHS:否 制造商:IDT 电路数量: 数据总线宽度:18 bit 总线定向:Unidirectional 存储容量:4 Mbit 定时类型:Synchronous 组织:256 K x 18 最大时钟频率:100 MHz 访问时间:10 ns 电源电压-最大:3.6 V 电源电压-最小:6 V 最大工作电流:35 mA 最大工作温度:+ 85 C 封装 / 箱体:TQFP-80 封装: |
| SN74V263-6PZA | 功能描述:先进先出 8192 x 18 Synch 先进先出 Memory RoHS:否 制造商:IDT 电路数量: 数据总线宽度:18 bit 总线定向:Unidirectional 存储容量:4 Mbit 定时类型:Synchronous 组织:256 K x 18 最大时钟频率:100 MHz 访问时间:10 ns 电源电压-最大:3.6 V 电源电压-最小:6 V 最大工作电流:35 mA 最大工作温度:+ 85 C 封装 / 箱体:TQFP-80 封装: |
发布紧急采购，3分钟左右您将得到回复。