参数资料
型号: ST7267R8T1L/XXX
厂商: STMICROELECTRONICS
元件分类: 微控制器/微处理器
英文描述: 16-BIT, MROM, 30 MHz, RISC MICROCONTROLLER, PQFP64
封装: 10 X 10 MM, LEAD FREE, TQFP-64
文件页数: 47/189页
文件大小: 1643K
代理商: ST7267R8T1L/XXX
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页当前第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页
ST7267C8 ST7267R8
140/189
MSCI PARALLEL INTERFACE (Cont’d)
17.2.1 FIFO management
17.2.1.1 Input mode
In input mode the FIFO is filled by the parallel in-
terface and emptied by MSCI software when all
FIFO words are read by the MSCI core. When the
FIFO is empty and a communication buffer is full,
the buffer is copied into the FIFO. The FF flag is
set. The MSCI software can read all the words re-
ceived by the FIFO by reading the PFDR register.
Each time a read access is performed, the words
are shifted out of the FIFO. First read access re-
turns the first word received, second read access
returns the second word received and so on...
When the MSCI software reads the 8th word, the
FIFO status is set to "empty". If more data is to be
read, then the FIFO will be filled again as soon as
the communication buffer is ready. (buffer0/
buffer1 selection is round robin).
The position of the bytes in the word can be re-
versed when reading the FIFO if the FIFO Swap
Byte bit is set (bit 1 of the PCR2 register).
If a read operation is performed on the PFDR
when the parallel communication interface is con-
figured in input mode and when the FIFO is not
full, the MSCI core is frozen until data is available
from the FIFO (this also works with LDV instruc-
tion).
If the number of words to receive is not a multiple
of 8 (size of the FIFO), the FIFO will be set to full
when the last words of the communication are
ready in the communication buffer. The program
can read all the FIFO words to clear the FIFO
(FIFO status reset to empty) or read only the nec-
essary words and reset the FIFO status by writing
’1’ in the bit 13 of the PCR2 register.
The FIFO status must not be cleared when com-
munication is on going, the MSCI program must
first check that the EOC flag is set (bit 2 of the PSR
register).
Note: The last data received (8-bit or 16-bit) is also
saved internally and used by the ECC generator
when the parallel interface is configured in input
mode (or by the Reed Solomon encoder/decoder
when enabled)
Figure 56. FIFO management in input mode
Word 0
Word 1
Word 2
Word 3
Word 4
Word 5
Word 6
Word 7
Data from
PADS
FIFO
COM. BUFFER(0 or 1)
byte
swap
last data received
for redundancy
Word 0
Word 1
Word 2
Word 3
Word 4
Word 5
Word 6
Word 7
FSB
generators/decoder
128bit
byte
swap
in
each
word
16-bit
128-bit
FSB
128-bit
vectored
bus
16
MSCI
bus
bit
相关PDF资料
PDF描述
ST7267C8T1/XXX 16-BIT, MROM, 30 MHz, RISC MICROCONTROLLER, PQFP48
ST72774S9T1/XXX 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP44
ST72E734J6D0 8-BIT, UVPROM, 8 MHz, MICROCONTROLLER, CDIP42
ST72T774S9T1 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP44
ST7294C6B6 8-BIT, MROM, 4 MHz, MICROCONTROLLER, PDIP28
相关代理商/技术参数
参数描述
ST72681/R12 制造商:STMicroelectronics 功能描述:CONTROLLER FOR HIGH-PERFORMANCE BUS-POWERED USB 2.0 FLASH DR - Trays
ST72681/S13 制造商:STMicroelectronics 功能描述:CONTROLLER FOR HIGH-PERFORMANCE - Trays
ST7271 制造商:Panasonic Industrial Company 功能描述:IC
ST7271N5B1-CLF 制造商:STMicroelectronics 功能描述:
ST727X4-EMU2B 制造商:STMicroelectronics 功能描述:REALTIME EMULATOR BOARD - Bulk