- 您现在的位置：买卖IC网 > PDF目录19517 > TMS320DM365ZCE30 (Texas Instruments)IC DIGITAL MEDIA SOC 338NFBGA PDF资料下载
参数资料
| 型号： | TMS320DM365ZCE30 |
| 厂商： | Texas Instruments |
| 文件页数： | 28/210页 |
| 文件大小： | 0K |
| 描述： | IC DIGITAL MEDIA SOC 338NFBGA |
| 标准包装： | 160 |
| 系列： | TMS320DM3x, DaVinci™ |
| 类型： | 数字媒体片内系统（DMSoC） |
| 接口： | EBI/EMI，以太网，I²C，McBSP，SPI，UART，USB |
| 时钟速率： | 300MHz |
| 非易失内存： | ROM（16 kB） |
| 芯片上RAM： | 56kB |
| 电压 - 输入/输出： | 1.8V，3.3V |
| 电压 - 核心： | 1.35V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 338-LFBGA |
| 供应商设备封装： | 338-NFBGA（13x13） |
| 包装： | 托盘 |
| 其它名称： | 296-27979 TMS320DM365ZCE30-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页当前第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页
SPRS457E
– MARCH 2009 – REVISED JUNE 2011
6.12 Video Processing Subsystem (VPSS) Overview
The device contains a Video Processing Subsystem (VPSS) that provides an input interface (Video
Processing Front End or VPFE) for external imaging peripherals such as image sensors, video decoders,
etc.; and an output interface (Video Processing Back End or VPBE) for display devices, such as analog
SDTV/HDTV displays, digital LCD panels, etc.
In addition to these peripherals, there is a set of common buffer memory and DMA control to ensure
efficient use of the DDR2/mDDR burst bandwidth. The shared buffer logic/memory is a unique block that
is tailored for seamlessly integrating the VPSS into an image/video processing system. It acts as the
primary source or sink to all the VPFE and VPBE modules that are either requesting or transferring data
from/to DDR2/mDDR . In order to efficiently utilize the external DDR2/mDDR bandwidth, the shared buffer
logic/memory interfaces with the DMA system via a high bandwidth bus (64-bit wide). The shared buffer
logic/memory also interfaces with all the VPFE and VPBE modules via a 128-bit wide bus. The shared
buffer logic/memory (divided into the read
& write buffers and arbitration logic) is capable of performing the
following functions. It is imperative that the VPSS utilize DDR2/mDDR bandwidth efficiently due to both its
large bandwidth requirements and the real-time requirements of the VPSS modules. Because it is possible
to configure the VPSS modules in such a way that DDR2/mDDR bandwidth is exceeded, a set of user
accessible registers is provided to monitor overflows or failures in data transfers.
6.12.1 Video Processing Front-End (VPFE)
The VPFE or Video Processing Front-End block is comprised of the Image Sensor Interface (ISIF), Image
Pipe (IPIPE), Image Pipe Interface (IPIPEIF), Hardware 3A Statistic Generator (H3A), and a Hardware
Face Detect Engine. These modules are described in the sections that follow.
The VPFE sub-module register memory mapping is shown in Table 6-39.
Table 6-39. Video Processing Front End Sub-Module Register Map
Address:Offset
Acronym
Register Description
0x01C7:0000
ISP
ISP System Configuration
0x01C7:0200
VPBE_CLK_CTRL
VPBE Clock Control
0x01C7:0400
RSZ
Resizer
0x01C7:0800
IPIPE
Image Pipe
0x01C7:1000
ISIF
Image Sensor Interface
0x01C7:1200
IPIPEIF
Image Pipe Interface
0x01C7:1400
H3A
Hardware 3A
0x01C7:1600 -
Reserved
0x01C7:17FF
0x01C7:1800
FDIF
Face Detection Register Interface
0x01C7:1C00
OSD
VPBE On-Screen Display
0x01C7:1D00 -
Reserved
0x01C7:1DFF
0x01C7:1E00
VENC
VPBE Video Encoder
0x01C7:2000 -
Reserved
0x01CF:FFFF
6.12.1.1 Image Sensor Interface (ISIF)
The ISIF is responsible for accepting raw (unprocessed) image/video data from a sensor (CMOS or CCD).
In addition, the ISIF can accept YUV video data in numerous formats, typically from so-called video
decoder devices. In case of raw inputs, the ISIF output requires additional image processing to transform
Copyright
2009–2011, Texas Instruments Incorporated
Peripheral Information and Electrical Specifications
123
Product Folder Link(s): TMS320DM365
相关PDF资料 |
PDF描述 |
|---|---|
| EPM7256AETC144-5N | IC MAX 7000 CPLD 256 144-TQFP |
| VI-B0J-CY-F4 | CONVERTER MOD DC/DC 36V 50W |
| TPSR105M010R9000 | CAP TANT 1UF 10V 20% 0805 |
| EPM7256AETC144-7 | IC MAX 7000 CPLD 256 144-TQFP |
| ES3B-13-F | RECT SUPER FAST SMD 100V 3A SMC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMS320DM365ZCED30 | 功能描述:处理器 - 专门应用 Digital Media SOC RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
| TMS320DM365ZCEF | 功能描述:处理器 - 专门应用 Dig Media System- on-Chip RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
| TMS320DM367ZCED | 制造商:Texas Instruments 功能描述:TMS320DM367ZCEF |
| TMS320DM367ZCED30 | 制造商:Texas Instruments 功能描述:TMS320DM367ZCEF |
| TMS320DM368ZCE | 功能描述:处理器 - 专门应用 Digital Media SOC RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
发布紧急采购，3分钟左右您将得到回复。