参数资料
| 型号： | TMS320DM647ZUT7 |
| 厂商： | Texas Instruments |
| 文件页数： | 74/190页 |
| 文件大小： | 0K |
| 描述： | IC DGTL MEDIA PROC 529-FCBGA |
| 标准包装： | 84 |
| 系列： | TMS320DM64x, DaVinci™ |
| 类型： | 定点 |
| 接口： | 主机接口，I²C，McASP，PCI，SPI，UART |
| 时钟速率： | 720MHz |
| 非易失内存： | ROM（64 kB） |
| 芯片上RAM： | 320kB |
| 电压 - 输入/输出： | 1.8V，3.3V |
| 电压 - 核心： | 1.20V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 529-BFBGA，FCBGA |
| 供应商设备封装： | 529-FCBGA（19x19） |
| 包装： | 托盘 |
| 其它名称： | 296-34539-5 TMS320DM647ZUT7-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页当前第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页
SPRS372H – MAY 2007 – REVISED APRIL 2012
The MDIO module manages the PHY configuration and monitors status. For a list of supported registers
and register fields, see Table 6-79. In 10/100 mode, the GMII_MTXD(7:0) data bus uses only the lower
nibble.
SGMII
The SGMII/SerDes module contains:
Gigabit differential current mode logic (CML) receiver/transmitters
An integrated RX/TX PLL to provide the required high-quality/high-speed internal clocks
Phase-interpolator-based clock/data recovery
A bandgap reference for transmitter swing settings
Parallel-to-serial converter
Serial-to-parallel converter
Integrated receiver and transmitter termination
Configuration logic
802.3 auto-negotiation functionality (as defined in Clause 37 of the IEEE Specification 802.3)
The SGMII receive interface converts the encoded receive signals from the differential receive input
terminals (SGMII0RXN: SGMII0RXP, SGMII1RXN: SGMII1RXP) into the required GMAC GMII signals.
The SGMII transmit interface converts the GMAC GMII data into the required encoded differential transmit
output terminals (SGMII0TXN: SGMII0TXP, SGMII1TXN: SGMII1TXP). The GMAC does not source the
transmit error signal. Any transmit frame from the GMAC with an error (ie., underrun) will be indicated as
an error by an error CRC.
NOTE
SGMII1 is pinned out only in the DM648 device. The DM647 device has only one SGMII port
(SGMII0).
6.19.3 Peripheral Register Description(s)
Table 6-78 through Table 6-81 list the registers.
Table 6-78. Ethernet Switch Registers
HEX ADDRESS RANGE
REGISTER ACRONYM
DESCRIPTION
0x02D0 3000
CPSW_ID_VER
CPSW Identification and Version Register
0x02D0 3004
CPSW_CONTROL
CPSW Switch Control Register
0x02D0 3008
CPSW_SOFT_RESET
CPSW Soft Reset Register
0x02D0 300C
CPSW_STAT_PORT_EN
CPSW Statistics Port Enable Register
0x02D0 3010
CPSW_PTYPE
CPSW Transmit Priority Type Register
0x02D0 3014
P0_MAX_BLKS
CPSW Port 0 Maximum FIFO blocks Register
0x02D0 3018
P0_BLK_CNT
CPSW Port 0 FIFO Block Usage Count Register (read only)
0x02D0 301C
P0_FLOW_THRESH
CPSW Port 0 Flow Control Threshold Register
0x02D0 3020
P0_PORT_VLAN
CPSW Port 0 VLAN Register
0x02D0 3024
P0_TX_PRI_MAP
CPSW Port 0 Tx Header Pri to Switch Pri Mapping Register
0x02D0 3028
GMAC0_GAP_THRESH
CPSW GMAC0 Short Gap Threshold Register
0x02D0 302C
GMAC0_SA_LO
CPSW GMAC0 Source Address Low Register
0x02D0 3030
GMAC0_SA_HI
CPSW GMAC0 Source Address High Register
0x02D0 3034
P1_MAX_BLKS
CPSW Port 1 Maximum FIFO blocks Register
0x02D0 3038
P1_BLK_CNT
CPSW Port 1 FIFO Block Usage Count Register (read only)
0x02D0 303C
P1_FLOW_THRESH
CPSW Port 1 Flow Control Threshold Register
0x02D0 3040
P1_PORT_VLAN
CPSW Port 1 VLAN Register
Copyright 2007–2012, Texas Instruments Incorporated
Peripheral Information and Electrical Specifications
165
Product Folder Link(s): TMS320DM647 TMS320DM648
相关PDF资料 |
PDF描述 |
|---|---|
| TMS320VC5409GGU100 | IC DIG SIG PROCESSOR 144-BGA |
| TMS470R1A384PZQ | IC RISC MCU 384K FLASH 100-LQFP |
| TMX320DM365BZCE | IC DIGITAL MEDIA SOC 338NFBGA |
| TMX320F28069UPFPA | IC MCU 32BIT 128KB FLASH 80HTQFP |
| TPS2371PWRG4 | IC PWR INTRFCE SW FOR POE 8TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMS320DM647ZUT9 | 功能描述:数字信号处理器和控制器 - DSP, DSC Dig Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMS320DM647ZUTA8 | 功能描述:数字信号处理器和控制器 - DSP, DSC Digital Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMS320DM647ZUTD1 | 制造商:Texas Instruments 功能描述:- Trays |
| TMS320DM647ZUTD7 | 功能描述:数字信号处理器和控制器 - DSP, DSC Digital Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMS320DM647ZUTD9 | 功能描述:数字信号处理器和控制器 - DSP, DSC Digital Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。