参数资料
型号: UPSD3253B-40T6
厂商: STMICROELECTRONICS
元件分类: 微控制器/微处理器
英文描述: 8-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP52
封装: PLASTIC, TQFP-52
文件页数: 174/189页
文件大小: 1638K
代理商: UPSD3253B-40T6
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页当前第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页
Obsolete
Product(s)
- Obsolete
Product(s)
UPSD3254A, UPSD3254BV, UPSD3253B, UPSD3253BV
I2C interface
Table 50.
Serial control register (SxCON: S1CON, S2CON)
76
543
21
0
CR2
ENII
STA
STO
ADDR
AA
CR1
CR0
Table 51.
Description of the SxCON bits
Bit
Symbol
Function
7CR2
This bit along with Bits CR1and CR0 determines the serial clock frequency
when SIO is in the Master mode.
6ENII
Enable IIC. When ENI1 = 0, the IIC is disabled. SDA and SCL outputs are
in the high impedance state.
5STA
START flag. When this bit is set, the SIO H/W checks the status of the I2C-
bus and generates a START condition if the bus free. If the bus is busy, the
SIO will generate a repeated START condition when this bit is set.
4STO
STOP flag. With this bit set while in Master mode a STOP condition is
generated.
When a STOP condition is detected on the I2C-bus, the I2C hardware
clears the STO flag.
Note: This bit have to be set before 1 cycle interrupt period of STOP. That
is, if this bit is set, STOP condition in Master mode is generated after 1
cycle interrupt period.
3
ADDR
This bit is set when address byte was received. Must be cleared by
software.
2AA
Acknowledge enable signal. If this bit is set, an acknowledge (low level to
SDA) is returned during the acknowledge clock pulse on the SCL line
when:
Own slave address is received
A data byte is received while the device is programmed to be a Master
Receiver
A data byte is received while the device is a selected Slave Receiver.
When this bit is reset, no acknowledge is returned.
SIO release SDA line as high during the acknowledge clock pulse.
1CR1
These two bits along with the CR2 Bit determine the serial clock frequency
when SIO is in the Master mode.
0CR0
Table 52.
Selection of the serial clock frequency SCL in Master mode
CR2
CR1
CR0
fOSC
divisor
Bit rate (kHz) at fOSC
12 MHz
24 MHz
36 MHz
40 MHz
0
16
375
750
X
0
1
24
250
500
750
833
0
1
0
30
200
400
600
666
0
1
60
100
200
300
333
1
0
120
50
100
150
166
1
0
1
240
25
50
75
83
相关PDF资料
PDF描述
UPSD3334D-40U6 8-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP80
US1001FL 0.5 A, 100 V, SILICON, SIGNAL DIODE
US1A-HE3 1 A, 50 V, SILICON, SIGNAL DIODE, DO-214AC
US1B-HE3 1 A, 100 V, SILICON, SIGNAL DIODE, DO-214AC
US1G-HE3 1 A, 400 V, SILICON, SIGNAL DIODE, DO-214AC
相关代理商/技术参数
参数描述
UPSD3253B-40T6T 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash Programmable System Device with 8032 Microcontroller Core
UPSD3253B-40U1 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash Programmable System Device with 8032 Microcontroller Core
UPSD3253B-40U1T 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash Programmable System Device with 8032 Microcontroller Core
UPSD3253B-40U6 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash Programmable System Device with 8032 Microcontroller Core
UPSD3253B-40U6T 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash Programmable System Device with 8032 Microcontroller Core