参数资料
| 型号： | XA3S400A-4FGG400Q |
| 厂商： | Xilinx Inc |
| 文件页数： | 33/57页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN-3A 400K 400-FBGA |
| 产品培训模块： | Extended Spartan 3A FPGA Family |
| 标准包装： | 1 |
| 系列： | Spartan®-3A XA |
| LAB/CLB数： | 896 |
| 逻辑元件/单元数： | 8064 |
| RAM 位总计： | 368640 |
| 输入/输出数： | 311 |
| 门数： | 400000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 125°C |
| 封装/外壳： | 400-BGA |
| 供应商设备封装： | 400-FBGA（21x21） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页当前第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页
XA Spartan-3A Automotive FPGA Family Data Sheet
DS681 (v2.0) April 22, 2011
Product Specification
39
Clock Buffer/Multiplexer Switching Characteristics
18 x 18 Embedded Multiplier Timing
Table 32: Clock Distribution Switching Characteristics
Symbol
Description
Speed Grade: -4
Units
Min
Max
TGIO
Global clock buffer (BUFG, BUFGMUX, BUFGCE) I input to O-output delay
–0.23
ns
TGSI
Global clock multiplexer (BUFGMUX) select S-input setup to I0 and I1 inputs.
Same as BUFGCE enable CE-input
–0.63
ns
FBUFG
Frequency of signals distributed on global buffers (all sides)
0
333
MHz
Notes:
1.
The numbers in this table are based on the operating conditions set forth in Table 8.
Table 33: 18 x 18 Embedded Multiplier Timing
Symbol
Description
Speed Grade: -4
Units
Min
Max
Combinatorial Delay
TMULT
Combinational multiplier propagation delay from the A and B inputs to the P
outputs, assuming 18-bit inputs and a 36-bit product (AREG, BREG, and
PREG registers unused)
–4.88
ns
Clock-to-Output Times
TMSCKP_P
Clock-to-output delay from the active transition of the CLK input to valid data
appearing on the P outputs when using the PREG register(2,3)
–1.30
ns
TMSCKP_A
TMSCKP_B
Clock-to-output delay from the active transition of the CLK input to valid data
appearing on the P outputs when using either the AREG or BREG register(2,4)
–4.97
ns
Setup Times
TMSDCK_P
Data setup time at the A or B input before the active transition at the CLK
when using only the PREG output register (AREG, BREG registers
unused)(3)
3.98
–ns
TMSDCK_A
Data setup time at the A input before the active transition at the CLK when
using the AREG input register(4)
0.00
–ns
TMSDCK_B
Data setup time at the B input before the active transition at the CLK when
using the BREG input register(4)
0.00
–ns
Hold Times
TMSCKD_P
Data hold time at the A or B input after the active transition at the CLK when
using only the PREG output register (AREG, BREG registers unused)(3)
0.00
–ns
TMSCKD_A
Data hold time at the A input after the active transition at the CLK when using
the AREG input register(4)
0.45
–ns
TMSCKD_B
Data hold time at the B input after the active transition at the CLK when using
the BREG input register(4)
0.45
–ns
Clock Frequency
FMULT
Internal operating frequency for a two-stage 18x18 multiplier using the AREG
and BREG input registers and the PREG output register(1)
0
250
MHz
Notes:
1.
Combinational delay is less and pipelined performance is higher when multiplying input data with less than 18 bits.
2.
The PREG register is typically used in both single-stage and two-stage pipelined multiplier implementations.
3.
The PREG register is typically used when inferring a single-stage multiplier.
4.
Input registers AREG or BREG are typically used when inferring a two-stage multiplier.
5.
The numbers in this table are based on the operating conditions set forth in Table 8.
相关PDF资料 |
PDF描述 |
|---|---|
| XC2V80-4FG256I | IC FPGA VIRTEX-II 256FGBGA |
| RMM43DTAH | CONN EDGECARD 86POS R/A .156 SLD |
| 25AA080AT-I/MS | IC EEPROM 8KBIT 10MHZ 8MSOP |
| XC3SD1800A-4FGG676I | SPARTAN-3ADSP FPGA 1800K 676FBGA |
| 25LC080A-I/MS | IC EEPROM 8KBIT 10MHZ 8MSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XA3S400A-4FTG256I | 功能描述:IC FPGA SPARTAN-3A 400K 256FTBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3A XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S400A-4FTG256Q | 功能描述:IC FPGA SPARTAN-3A 400K 256FTBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3A XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S500E | 制造商:XILINX 制造商全称:XILINX 功能描述:XA Spartan-3E Automotive FPGA Family Data Sheet |
| XA3S500E-4CPG132I | 功能描述:IC FPGA SPARTAN-3E 500K 132CSBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S500E-4CPG132Q | 功能描述:IC FPGA SPARTAN-3E 500K 132CSBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
发布紧急采购，3分钟左右您将得到回复。