参数资料
| 型号： | XC3S700AN-4FG484I |
| 厂商： | Xilinx Inc |
| 文件页数： | 77/123页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN 3AN 484FBGA |
| 标准包装： | 60 |
| 系列： | Spartan®-3AN |
| LAB/CLB数： | 1472 |
| 逻辑元件/单元数： | 13248 |
| RAM 位总计： | 368640 |
| 输入/输出数： | 372 |
| 门数： | 700000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 484-BBGA |
| 供应商设备封装： | 484-FBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页当前第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页
Spartan-3AN FPGA Family: DC and Switching Characteristics
DS557 (v4.1) April 1, 2011
Product Specification
57
DNA Port Timing
Internal SPI Access Port Timing
Table 46: DNA_PORT Interface Timing
Symbol
Description
Min
Max
Units
TDNASSU
Setup time on SHIFT before the rising edge of CLK
1.0
–ns
TDNASH
Hold time on SHIFT after the rising edge of CLK
0.5
–ns
TDNADSU
Setup time on DIN before the rising edge of CLK
1.0
–ns
TDNADH
Hold time on DIN after the rising edge of CLK
0.5
–ns
TDNARSU
Setup time on READ before the rising edge of CLK
5.0
10,000
ns
TDNARH
Hold time on READ after the rising edge of CLK
0
–ns
TDNADCKO
Clock-to-output delay on DOUT after rising edge of CLK
0.5
1.5
ns
TDNACLKF
CLK frequency
0
100
MHz
TDNACLKH
CLK High time
1.0
ns
TDNACLKL
CLK Low time
1.0
ns
Notes:
1.
The minimum READ pulse width is 5 ns, the maximum READ pulse width is 10 s.
Table 47: SPI_ACCESS Interface Timing
Symbol
Description
Speed Grade
Units
-5
-4
Min
Max
Min
Max
TSPICCK_MOSI
Setup time on MOSI before the active edge of CLK
4.47
–5.0
–ns
TSPICKC_MOSI
Hold time on MOSI after the active edge of CLK
4.03
–4.5
–ns
TCSB
CSB High time
50
–50
–ns
TSPICCK_CSB
Setup time on CSB before the active edge of CLK
7.15
–8.0
–ns
TSPICCK_CSB
Hold time on CSB after the active edge of CLK
7.15
–8.0
–ns
TSPICKO_MISO
Clock-to-output delay on MISO after active edge of CLK
–14.3
–
16.0
ns
FSPICLK
CLK frequency
–50
MHz
FSPICAR1
CLK frequency for Continuous Array Read command
–50
MHz
FSPICAR1
CLK frequency for Continuous Array Read command,
reduced initial latency
–33
MHz
TSPICLKL
CLK High time
–
–
ns
TSPICLKH
CLK Low time
6.8
6.8
ns
Notes:
1.
For details on using SPI_ACCESS and the In-System Flash memory, see UG333 Spartan-3AN FPGA In-System Flash User Guide.
相关PDF资料 |
PDF描述 |
|---|---|
| 84981-4 | CONN FFC 4POS 1MM RT ANG SMD |
| XC5VTX240T-2FFG1759CES | IC FPGA VIRTEX5TX 240K 1759FBGA |
| ABB70DHBN | CONN EDGECARD 140PS R/A .050 SLD |
| XC5VTX240T-2FF1759CES | IC FPGA VIRTEX5TX 240K 1759FBGA |
| ABB70DHBD | CONN EDGECARD 140PS R/A .050 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S700AN-4FGG484C | 功能描述:IC SPARTAN-3AN FPGA 700K 484FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3AN 标准包装:60 系列:XP LAB/CLB数:- 逻辑元件/单元数:10000 RAM 位总计:221184 输入/输出数:244 门数:- 电源电压:1.71 V ~ 3.465 V 安装类型:表面贴装 工作温度:0°C ~ 85°C 封装/外壳:388-BBGA 供应商设备封装:388-FPBGA（23x23） 其它名称:220-1241 |
| XC3S700AN-4FGG484CES | 制造商:Xilinx 功能描述: |
| XC3S700AN-4FGG484I | 功能描述:IC FPGA SPARTAN -3AN700K 484FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3AN 标准包装:24 系列:ECP2 LAB/CLB数:1500 逻辑元件/单元数:12000 RAM 位总计:226304 输入/输出数:131 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:0°C ~ 85°C 封装/外壳:208-BFQFP 供应商设备封装:208-PQFP（28x28） |
| XC3S700AN-5FG484C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3AN FAMILY 700K GATES 13248 CELLS 770MHZ 90NM T - Trays 制造商:Xilinx 功能描述:IC FPGA 372 I/O 484FBGA |
| XC3S700AN-5FGG484C | 功能描述:IC FPGA SPARTAN-3A 700K 484-FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3AN 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
发布紧急采购，3分钟左右您将得到回复。