- 您现在的位置：买卖IC网 > PDF目录278507 > ZPSD813F3V-20J 1M X 1 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 PDF资料下载
参数资料
| 型号： | ZPSD813F3V-20J |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 1M X 1 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
| 封装： | PLASTIC, LDCC-52 |
| 文件页数： | 101/132页 |
| 文件大小： | 513K |
| 代理商： | ZPSD813F3V-20J |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页当前第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页
PSD813F Family
Preliminary
66
The
PSD813F
Functional
Blocks
(cont.)
9.4.6 Port C – Functionality and Structure
Port C can be configured to perform one or more of the following functions (see Figure 29):
MCU I/O Mode
CPLD Output – McellBC[7:0] outputs can be connected to Port B or Port C.
CPLD Input – via the Input Micro
Cells
Address In – Additional high address inputs using the Input Micro
Cells.
In-System Programming – JTAG port can be enabled for programming/erase of the
PSD813F device. (See Section 9.6 for more information on JTAG programming.)
Open Drain – Port C pins can be configured in Open Drain Mode
Battery Backup features – PC2 can be configured as a Battery Input (Vstby) pin.
PC4 can be configured as a Battery On Indicator output
pin, indicating when Vcc is less than Vbat.
Port C does not support Address Out mode, and therefore no Control Register is required.
Pin PC7 may be configured as the DBE input in certain microcontroller interfaces.
9.4.7 Port D – Functionality and Structure
Port D has three I/O pins. See Figure 30. This port does not support Address Out mode,
and therefore no Control Register is required. Port D can be configured to perform one or
more of the following functions:
MCU I/O Mode
CPLD Output – (external chip select)
CPLD Input – direct input to CPLD, no Input Micro
Cells
Slew rate – pins can be set up for fast slew rate
Port D pins can be configured in PSDsoft as input pins for other dedicated functions:
PD0 – ALE, as address strobe input
PD1 – CLKIN, as clock input to the Micro
Cells Flip Flops and APD counter
PD2 – CSI, as active low chip select input. A high input will disable the
Flash/EEPROM/SRAM and CSIOP.
9.4.7.1 External Chip Select
The CPLD also provides three chip select outputs on Port D pins that can be used to
select external devices. Each chip select (ECS0-2) consists of one product term that can be
configured active high or low. The output enable of the pin is controlled by either the output
enable product term or the Direction Register. (See Figure 30.)
相关PDF资料 |
PDF描述 |
|---|---|
| ZDVG10A | 7 SEG NUMERIC DISPLAY, GREEN, 10.16 mm |
| ZMG75W | SINGLE COLOR LED, GREEN, 2.3 mm |
| ZMGUY62M-01 | DUAL COLOR LED |
| Z505 | INTERCONNECTION DEVICE |
| Z410 | INTERCONNECTION DEVICE |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ZPSD813F3V-A-15J | 制造商:WSI 功能描述: |
| ZPSD813F4-12JI | 制造商:WSI 功能描述: |
| ZPSD813F4-15J | 制造商:WSI 功能描述: 制造商:STMicroelectronics 功能描述:microcontroller peripheral devices 制造商:STMicroelectronics 功能描述:Flash in-system programmable microcontroller peripheral device |
| ZPSD813F4-90J | 制造商:WSI 功能描述: |
| ZPSD813F5-15J | 制造商:WSI 功能描述: |
发布紧急采购，3分钟左右您将得到回复。