参数资料
| 型号： | CORE10/100-AR |
| 厂商： | Microsemi SoC |
| 文件页数： | 48/106页 |
| 文件大小： | 0K |
| 描述： | IP CORE10/100 UNLIMITED RTL |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页当前第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页
Software Interface
Table 4-33 · STATUS (TDES0) Bit Functions (continued)
Core10100 v4.0
48
Bit
TDES0.1
TDES0.0
Bit
TDES1.31
TDES1.30
TDES1.29
TDES1.28
TDES1.27
TDES1.26
TDES1.25
TDES1.24
TDES1.23
Symbol
UF
DE
Symbol
IC
LS
FS
FT1
SET
AC
TER
TCH
DPD
Function
Underflow error
When set, indicates that the FIFO was empty during the frame transmission.
This bit is valid only when TDES1.30 (last descriptor) is set.
Deferred
When set, indicates that the frame was deferred before transmission. Deferring occurs if
the carrier is detected when the transmission is ready to start.
This bit is valid only when TDES1.30 (last descriptor) is set.
Table 4-34 · CONTROL (TDES1) Bit Functions
Function
Interrupt on completion
Setting this flag instructs Core10100 to set CSR5.0 (transmit interrupt) immediately
after processing a current frame.
This bit is valid when TDES1.30 (last descriptor) is set or for a setup packet.
Last descriptor
When set, indicates the last descriptor of the frame.
First descriptor
When set, indicates the first descriptor of the frame.
Filtering type
This bit, together with TDES0.22 (FT0), controls a current filtering mode.
This bit is valid only for the setup frames.
Setup packet
When set, indicates that this is a setup frame descriptor.
Add CRC disable
When set, Core10100 does not append the CRC value at the end of the frame. The
exception is when the frame is shorter than 64 bytes and automatic byte padding is
enabled. In that case, the CRC field is added, despite the state of the AC flag.
Transmit end of ring
When set, indicates the last descriptor in the descriptor ring.
Second address chained
When set, indicates that the second descriptor's address points to the next descriptor and
not to the data buffer.
This bit is valid only when TDES1.25 (transmit end of ring) is reset.
Disabled padding
When set, automatic byte padding is disabled. Core10100 normally appends the PAD
field after the INFO field when the size of an actual frame is less than 64 bytes. After
padding bytes, the CRC field is also inserted, despite the state of the AC flag. When
DPD is set, no padding bytes are appended.
v4.0
相关PDF资料 |
PDF描述 |
|---|---|
| CORE1553BBC-AR | IP MODULE CORE1553 BUS CTLR |
| CORE1553BRT-AR | IP MODULE CORE1553 REMOTE TERM |
| CORE8051-AR | IP MODULE CORE8051 |
| COREFFT-RM | IP MODULE COREFFT |
| COREFIR-RM | IP MODULE COREFIR |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CORE10GMAC-OM | 功能描述:HW/SW/OTHER 制造商:microsemi corporation 系列:* 零件状态:在售 标准包装:1 |
| CORE10GMAC-OMFL | 功能描述:HW/SW/OTHER 制造商:microsemi corporation 系列:* 零件状态:在售 标准包装:1 |
| CORE12X4 | 制造商:Bogen Communications 功能描述:12 X 4 MATRIX CONTROLLER |
| CORE1553BBC-AN | 功能描述:IP MODULE CORE1553 BUS CTLR RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BBC-AR | 功能描述:IP MODULE CORE1553 BUS CTLR RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。