参数资料
| 型号： | CS61584A-IQ3Z |
| 厂商： | Cirrus Logic Inc |
| 文件页数： | 46/47页 |
| 文件大小： | 0K |
| 描述： | IC LINE INTERFACE T1/E1 64LQFP |
| 标准包装： | 160 |
| 接口： | 并行/串行 |
| 电源电压： | 3.3V，5V |
| 封装/外壳： | 64-LQFP |
| 供应商设备封装： | 64-LQFP（10x10） |
| 包装： | 托盘 |
| 安装类型： | 表面贴装 |
| 产品目录页面： | 759 (CN2011-ZH PDF) |
| 其它名称： | 598-1713 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页
CS61584A
8
DS261PP5
DIGITAL CHARACTERISTICS (T
A = -40 to 85 °C; power supply pins within ±5% of nominal.)
Notes: 23. Digital inputs are designed for CMOS logic levels.
24. Digital outputs are TTL compatible and drive CMOS levels into a CMOS load.
SWITCHING CHARACTERISTICS (T
A = -40 to 85 °C; power supply pins within ±5% of nominal;
Inputs: Logic 0 = 0 V, Logic 1 = DV+.)
Notes: 25. The maximum burst rate of a gapped TCLK input clock is 8.192 MHz. For the gapped clock to be
tolerated by the CS61584A, the jitter attenuator must be switched to the transmit path of the line
interface. The maximum gap size that can be tolerated on TCLK is 28 UIp-p.
26. RCLK duty cycle may be outside the specified limits when the jitter attenuator is in the transmit path
and when the jitter attenuator is employing the overflow/underflow protection mechanism.
27. At max load of 50 pF.
Parameter
Symbol
Min
Max
Unit
High-Level Input Voltage
(Note 23)
VIH
(DV+) - 0.5
-
V
Low-Level Input Voltage
(Note 23)
VIL
-0.5
V
High-Level Output Voltage (Iout = -40 A)
(Note 24)
VOH
(DV+) - 0.3
-
V
Low-Level Output Voltage (Iout = 1.6 mA)
(Note 24)
VOL
-0.3
V
Input Leakage Current (Digital pins except J-TMS and J-TDI)
-
±10
A
Parameter
Symbol
Min
Typ
Max
Unit
T1 Clock/Data
TCLK Frequency
(Note 25)
ftclk
-1.544
-
MHz
TCLK Duty Cycle
tpwh2/tpw2
20
50
80
%
RCLK Duty Cycle
(Note 26)
tpwh1/tpw1
45
50
55
%
Rise Time (All Digital Outputs)
(Note 27)
tr
-
65
ns
Fall Time (All Digital Outputs)
(Note 27)
tf
-
65
ns
RPOS/RNEG (RDATA) to RCLK Rising Setup Time
tsu1
-274
-
ns
RCLK Rising to RPOS/RNEG (RDATA) Hold Time
th1
-274
-
ns
TPOS/TNEG (TDATA) to TCLK Falling Setup Time
tsu2
25
-
ns
TCLK Falling to TPOS/TNEG (TDATA) Hold Time
th2
25
-
ns
E1 Clock/Data
TCLK Frequency
(Note 25)
ftclk
-2.048
-
MHz
TCLK Duty Cycle
tpwh2/tpw2
20
50
80
%
RCLK Duty Cycle
(Note 26)
tpwh1/tpw1
45
50
55
%
Rise Time (All Digital Outputs)
(Note 27)
tr
-
65
ns
Fall Time (All Digital Outputs)
(Note 27)
tf
-
65
ns
RPOS/RNEG (RDATA) to RCLK Rising Setup Time
tsu1
-194
-
ns
RCLK Rising to RPOS/RNEG (RDATA) Hold Time
th1
-194
-
ns
TPOS/TNEG (TDATA) to TCLK Falling Setup Time
tsu2
25
-
ns
TCLK Falling to TPOS/TNEG (TDATA) Hold Time
th2
25
-
ns
CS61584A
8
DS261F1
相关PDF资料 |
PDF描述 |
|---|---|
| CS61884-IRZ | IC LN INTERF T1/E1/J1 160-LFBGA |
| CS8130-CS | IC IR TRANSCEIVER 2-5V 20-SSOP |
| CS8190EDWF20G | IC TACH/SPEEDO DRVR PREC 20SOICW |
| CS8191XNF16 | IC DRVR AIRCORE TACH/SPEED 16DIP |
| CS82C5296 | IC UART/BRG 5V 16MHZ 28-PLCC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS61584A-IQ3ZR | 功能描述:网络控制器与处理器 IC IC 3.3V/5V Dul T1/E1 Line Intrfc Unit RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| CS61584A-IQ5 | 功能描述:网络控制器与处理器 IC IC 3.3V/5V Dual T1/ E1 Line Intrfc Unit RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| CS61584A-IQ5Z | 功能描述:网络控制器与处理器 IC IC 3.3V/5V Dual T1/ E1 Line Intrfc Unit RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| CS61584A-IQ5ZR | 功能描述:网络控制器与处理器 IC IC 3.3V/5V Dul T1/E1 Line Intrfc Unit RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| CS61584-IL3 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Line Interface |
发布紧急采购，3分钟左右您将得到回复。