- 您现在的位置：买卖IC网 > PDF目录97869 > DS3134 (DALLAS SEMICONDUCTOR) DATACOM, FRAMER, PBGA256 PDF资料下载
参数资料
| 型号： | DS3134 |
| 厂商： | DALLAS SEMICONDUCTOR |
| 元件分类： | Digital Transmission Controller |
| 英文描述： | DATACOM, FRAMER, PBGA256 |
| 封装： | 27 X 27 MM, PLASTIC, BGA-256 |
| 文件页数： | 152/203页 |
| 文件大小： | 777K |
| 代理商： | DS3134 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页当前第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页
DS3134
52 of 203
SECTION 5: LAYER ONE
5.1 GENERAL DESCRIPTION
The Layer One Block is shown in Figure 5.1A. Each of the 16 Layer One ports on the DS3134 can be
configured to support either a channelized application or an unchannelized application. Users can mix the
applications on the ports as needed. Some or all of the ports can be channelized while the others can be
configured as unchannelized.
A channelized application is defined as one that requires a 8 kHz
synchronization pulse to subdivide the serial data stream into a set of 8-bit DS0 channels (also called
timeslots) which are Time Division Multiplexed (TDM) one after another.
Ports running a channelized
application require an 8 kHz pulse at the RS and TS signals. An unchannelized application is defined as a
synchronous clock and data interface. No synchronization pulse is required and the RS and TS signals are
forced low in this application. Section 14 contains examples of some various configurations.
In channelized applications, the Layer One ports can be configured to operate in one of four modes as
shown in Table 5.1A below. Each port is capable of handling one, two, or four T1/E1 data streams.
When more than one T1/E1 data stream is applied to the port, the individual T1/E1 data streams must be
TDM into a single data stream at either a 4.096 MHz or 8.192 MHz data rate. Since the DS3134 can map
any HDLC channel to any DS0 channel, it can support any form (byte interleaved, frame interleaved, etc.)
of TDM that the application may require. On a DS0 by DS0 basis, the DS3134 can be configured to
process all 8 bits (64 kbps), the seven most significant bits (56 kbps), or no data.
CHANNELIZED PORT MODES Table 5.1A
Mode
Description
T1 (1.544 MHz)
N x 64 kbps or N x 56 kbps; where N = 1 to 24 (one T1 data stream)
E1 (2.048 MHz)
N x 64 kbps or N x 56 kbps; where N = 1 to 32 (one T1 or E1 data stream)
4.096 MHz
N x 64 kbps or N x 56 kbps; where N = 1 to 64 (two T1 or E1 data streams)
8.192 MHz
N x 64 kbps or N x 56 kbps; where N = 1 to 128. (four T1 or E1 data streams)
Each port in the Layer One Block is connected to a Slow HDLC Engine. The Slow HDLC Engine is
capable of handling channelized applications at speeds up to 8.192 Mbps and unchannelized applications
at speeds of up to 10 Mbps. Ports 0 and 1 have the added capability of Fast HDLC Engines that are
capable of only handling unchannelized applications but at speeds of up to 52 MHz.
Each port has an associated Receive Port Control Register (RP[n]CR where n = 0 to 15) and a Transmit
Port Control Register (TP[n]CR where n = 0 to 15). These control registers are defined in detail in
Section 5.2 and they control all of the circuitry in the Layer One Block with the exception of the Layer
One State Machine which is shown in the center of the Block Diagram in Figure 5.1A.
相关PDF资料 |
PDF描述 |
|---|---|
| DS3150QN | DATACOM, PCM TRANSCEIVER, PQCC28 |
| DS3150Q | DATACOM, PCM TRANSCEIVER, PQCC28 |
| DS3150TN | DATACOM, PCM TRANSCEIVER, PDIP48 |
| DS3150T | DATACOM, PCM TRANSCEIVER, PQFP48 |
| DS5000FP-12 | 8-BIT, 12 MHz, MICROCONTROLLER, PQFP80 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS-313PIN | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Analog Miscellaneous |
| DS-313-PIN | 功能描述:信号调节 RoHS:否 制造商:EPCOS 产品:Duplexers 频率:782 MHz, 751 MHz 频率范围: 电压额定值: 带宽: 阻抗:50 Ohms 端接类型:SMD/SMT 封装 / 箱体:2.5 mm x 2 mm 工作温度范围:- 30 C to + 85 C 封装:Reel |
| DS31400 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:8-Input, 14-Output, Dual DPLL Timing IC with Sub-ps Output Jitter |
| DS31400DK | 功能描述:时钟和定时器开发工具 DS31400 Dev Kit RoHS:否 制造商:Texas Instruments 产品:Evaluation Modules 类型:Clock Conditioners 工具用于评估:LMK04100B 频率:122.8 MHz 工作电源电压:3.3 V |
| DS31400GN | 功能描述:计时器和支持产品 Not Available From Mouser RoHS:否 制造商:Micrel 类型:Standard 封装 / 箱体:SOT-23 内部定时器数量:1 电源电压-最大:18 V 电源电压-最小:2.7 V 最大功率耗散: 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。