- 您现在的位置：买卖IC网 > PDF目录97869 > DS3134 (DALLAS SEMICONDUCTOR) DATACOM, FRAMER, PBGA256 PDF资料下载
参数资料
| 型号： | DS3134 |
| 厂商： | DALLAS SEMICONDUCTOR |
| 元件分类： | Digital Transmission Controller |
| 英文描述： | DATACOM, FRAMER, PBGA256 |
| 封装： | 27 X 27 MM, PLASTIC, BGA-256 |
| 文件页数： | 41/203页 |
| 文件大小： | 777K |
| 代理商： | DS3134 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页当前第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页
DS3134
135 of 203
Bit 2 / Transmit Done Queue FIFO Enable (TDQFE). See Section 8.2.4 for details.
Bit 3 / Transmit Done Queue FIFO Flush (TDQF). See Section 8.2.4 for details.
Bits 8 to 10 / Transmit Done Queue Status Bit Threshold Setting (TDQT0 to TDQT2). See Section
8.2.4 for more details.
8.2.4 DONE QUEUE
The DMA will write to the Transmit Done Queue when it has finished either transmitting a complete
packet chain or a complete data buffer. This option is selected by the Host when it configures the DQS
field in the Transmit DMA Configuration RAM. See Section 8.2.5 for more details on the Transmit
DMA Configuration RAM. The descriptor location is indicated in the Done Queue via a 16-bit pointer
which the Host will use along with the Transmit Descriptor Base Address to find the exact 32-bit address
of the associated Transmit Descriptor.
Transmit Done Queue Descriptor Figure 8.2.4A
dword 0
unused
Status(3)
CH RST
PRI
HDLC Channel (8)
Descriptor Pointer (16)
Note: The organization of the Done Queue is not affected by the enabling of Big Endian
dword 0; Bits 0 to 15 / Descriptor Pointer. This 16-bit value is the offset from the Transmit Descriptor
Base Address to either the first descriptor in a HDLC packet (can be a single descriptor) that has been
transmitted (DQS = 0) or the descriptor that corresponds to a single data buffer that has been transmitted
(DQS = 1).
dword 0; Bits 16 to 23 / HDLC Channel Number. HDLC channel number, which can be from 1 to
256.
00000000 (00h) = HDLC Channel Number 1
11111111 (FFh) = HDLC Channel Number 256
dword 0; Bit 24 / Priority Packet (PRI). This field is meaningless in the Done Queue and could be set
to any value. See the Pending Queue description in Section 8.2.3 for details.
dword 0; Bit 25 / Channel Reset (CH RST). This field is meaningless in the Done Queue and could be
set to any value. See the Pending Queue description in Section 8.2.3 for details.
dword 0; Bits 26 to 28 / Packet Status. These 3 bits report the final status of an outgoing packet. All
of the error states cause a HDLC abort sequence (8 ones in a row followed by continuous Interfill Bytes of
either FFh or 7Eh) to be sent and the channel will be placed out of service by the transmit DMA setting
the Channel Enable (CHEN) bit in the Transmit DMA Configuration RAM to zero. The status state of
000 will only be used when the channel has been configured by the Host to write to the Done Queue only
after a complete HDLC packet (can be a single data buffer) has been transmitted (i.e. DQS = 0). The
status states of 001, 010, and 011 will only be used when the channel has been configured by the Host to
write to the Done Queue after each data buffer has been transmitted (i.e. DQS = 1).
000 = packet transmission complete and the Descriptor Pointer field corresponds to the first
descriptor in a HDLC packet (can be a single descriptor) that has been transmitted (DQS = 0)
001 = first buffer transmission complete of a multi (or single) buffer packet (DQS = 1)
相关PDF资料 |
PDF描述 |
|---|---|
| DS3150QN | DATACOM, PCM TRANSCEIVER, PQCC28 |
| DS3150Q | DATACOM, PCM TRANSCEIVER, PQCC28 |
| DS3150TN | DATACOM, PCM TRANSCEIVER, PDIP48 |
| DS3150T | DATACOM, PCM TRANSCEIVER, PQFP48 |
| DS5000FP-12 | 8-BIT, 12 MHz, MICROCONTROLLER, PQFP80 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS-313PIN | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Analog Miscellaneous |
| DS-313-PIN | 功能描述:信号调节 RoHS:否 制造商:EPCOS 产品:Duplexers 频率:782 MHz, 751 MHz 频率范围: 电压额定值: 带宽: 阻抗:50 Ohms 端接类型:SMD/SMT 封装 / 箱体:2.5 mm x 2 mm 工作温度范围:- 30 C to + 85 C 封装:Reel |
| DS31400 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:8-Input, 14-Output, Dual DPLL Timing IC with Sub-ps Output Jitter |
| DS31400DK | 功能描述:时钟和定时器开发工具 DS31400 Dev Kit RoHS:否 制造商:Texas Instruments 产品:Evaluation Modules 类型:Clock Conditioners 工具用于评估:LMK04100B 频率:122.8 MHz 工作电源电压:3.3 V |
| DS31400GN | 功能描述:计时器和支持产品 Not Available From Mouser RoHS:否 制造商:Micrel 类型:Standard 封装 / 箱体:SOT-23 内部定时器数量:1 电源电压-最大:18 V 电源电压-最小:2.7 V 最大功率耗散: 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。