- 您现在的位置：买卖IC网 > PDF目录1917 > DSP56303VL100B1 (Freescale Semiconductor)IC DSP 24BIT 100MHZ 196-BGA PDF资料下载
参数资料
| 型号： | DSP56303VL100B1 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 53/108页 |
| 文件大小： | 0K |
| 描述： | IC DSP 24BIT 100MHZ 196-BGA |
| 标准包装： | 630 |
| 系列： | DSP563xx |
| 类型： | 定点 |
| 接口： | 主机接口，SSI，SCI |
| 时钟速率： | 100MHz |
| 非易失内存： | ROM（576 B） |
| 芯片上RAM： | 24kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 3.30V |
| 工作温度： | -40°C ~ 100°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 196-LBGA |
| 供应商设备封装： | 196-MAPBGA（15x15） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页
AC Electrical Characteristics
DSP56303 Technical Data, Rev. 11
Freescale Semiconductor
2-29
2.5.5.5 Asynchronous Bus Arbitration Timings
The asynchronous bus arbitration is enabled by internal synchronization circuits on BG and BB inputs. These
synchronization circuits add delay from the external signal until it is exposed to internal logic. As a result of this
delay, a DSP56300 part may assume mastership and assert BB, for some time after BG is deasserted. This is the
reason for timing 250.
Once BB is asserted, there is a synchronization delay from BB assertion to the time this assertion is exposed to other
DSP56300 components that are potential masters on the same bus. If BG input is asserted before that time, and BG
is asserted and BB is deasserted, another DSP56300 component may assume mastership at the same time.
Therefore, some non-overlap period between one BG input active to another BG input active is required. Timing 251
ensures that overlaps are avoided.
Table 2-15.
Asynchronous Bus Timings1, 2
No.
Characteristics
Expression3
100 MHz4
Unit
Min
Max
250
BB assertion window from BG input deassertion5
2.5
× Tc + 5
—
30
ns
251
Delay from BB assertion to BG assertion
5
2
× Tc + 5
25
—
ns
Notes:
1.
Bit 13 in the Operating Mode Register must be set to enter Asynchronous Arbitration mode.
2.
If Asynchronous Arbitration mode is active, none of the timings in Table 2-14 is required.
3.
An expression is used to compute the maximum or minimum value listed, as appropriate.
4.
Asynchronous Arbitration mode is recommended for operation at 100 MHz.
5.
In order to guarantee timings 250, and 251, BG inputs must be asserted to different DSP56300 devices on the same bus in the
non-overlap manner shown in Figure 2-26.
Figure 2-26.
Asynchronous Bus Arbitration Timing
BG1
BB
251
BG2
250
250+251
相关PDF资料 |
PDF描述 |
|---|---|
| DSP56311VF150B1 | IC DSP 24BIT 150MHZ 196-BGA |
| DSP56321VF200R2 | IC DSP 24BIT 200MHZ 196-BGA |
| DSP56852VFE | IC DSP 16BIT 120MHZ 81-MAPBGA |
| DSP56854FGE | IC DSP 16BIT 120MHZ 128-LQFP |
| DSP56855BUE | IC DSP 16BIT 120MHZ 100-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DSP56304GC66 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:24-Bit Digital Signal Processor |
| DSP56304GC80 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:24-Bit Digital Signal Processor |
| DSP56304PV66 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:24-Bit Digital Signal Processor |
| DSP56304PV80 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:24-Bit Digital Signal Processor |
| DSP56305DS | 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56305 Single Chip Channel Codec Digital Signal Processor Data Sheet |
发布紧急采购，3分钟左右您将得到回复。