- 您现在的位置：买卖IC网 > PDF目录378053 > PM4314 (PMC-SIERRA INC) QUAD T1/E1 LINE INTERFACE DEVICE PDF资料下载
参数资料
| 型号： | PM4314 |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | QUAD T1/E1 LINE INTERFACE DEVICE |
| 中文描述： | DATACOM, PCM TRANSCEIVER, PQFP128 |
| 封装： | 14 X 20 MM, PLASTIC, QFP-128 |
| 文件页数： | 87/170页 |
| 文件大小： | 823K |
| 代理商： | PM4314 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页当前第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页
PM4314 QDSX
DATA SHEET
PMC-950857
ISSUE 5
QUAD T1/E1 LINE INTERFACE DEVICE
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
75
DCR:
The disable clock recovery (DCR) bit is logically "ORed" with the DCR input
pin. DCR enables the sliced positive and negative pulses from the analog
receive slicer to be visible on the SDP[X] and SDN[X] outputs. When DCR is
set to logic 1, the SDP[X] and SDN[X] outputs are enabled. When DCR is set
to logic 0, either the RDP[X] and RDN[X] or the RDD[X] and RLCV[X] outputs
are enabled depending on the setting of the RDUAL bit in the Receive
Configuration register (000H, 040H, 080H, and 0C0H). Note that the DCR bit
takes precedence over the RDUAL bit.
ALGSEL:
The Algorithm Select (ALGSEL) bit specifies the algorithm used by the DPLL
for clock and data recovery. The choice of algorithm determines the high
frequency input jitter tolerance of the CDRC. When ALGSEL is set to logic 1,
the CDRC jitter tolerance is increased to approach 0.5UIpp for jitter
frequencies above 20KHz. When ALGSEL is set to logic 0, the jitter tolerance
is increased for frequencies below 20KHz (i.e. the tolerance is improved by
20% over that of ALGSEL=1 at these frequencies), but the tolerance
approaches 0.4UIpp at the higher frequencies.
O162:
When the E1 format is selected and the AMI bit is logic 0, the
Recommendation O.162 compatibility select bit (O162) allows selection
between two line code definitions:
1. If O162 is a logic 0, a line code violation is indicated if the serial stream
does not match the verbatim HDB3 definition given in Recommendation
G.703. A bipolar violation that is not part of an HDB3 signature or a bipolar
violation in an HDB3 signature that is the same polarity as the last bipolar
violation results in a line code violation indication.
2. If O162 is a logic 1, a line code violation is indicated by a LCV output
pulse if a bipolar violation is of the same polarity as the last bipolar violation,
as per Recommendation O.162.
相关PDF资料 |
PDF描述 |
|---|---|
| PM4314-RI | QUAD T1/E1 LINE INTERFACE DEVICE |
| PM4318 | OCTAL E1/T1/J1 LINE INTERFACE DEVICE |
| PM4318-BI | OCTAL E1/T1/J1 LINE INTERFACE DEVICE |
| PM4319 | OCTAL T1/E1/J1 Short Haul Line Interface Device |
| PM4325 | Octal Short Haul T1/E1/J1 Low Latency Transport Line Interface |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM4314-RI | 制造商:PMC-Sierra 功能描述: |
| PM43-150M | 功能描述:固定电感器 15uH 20% RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm |
| PM43-150M-RC | 功能描述:固定电感器 15uH 20% RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm |
| PM4318 | 制造商:PMC 制造商全称:PMC 功能描述:OCTAL E1/T1/J1 LINE INTERFACE DEVICE |
发布紧急采购，3分钟左右您将得到回复。