- 您现在的位置：买卖IC网 > PDF目录378055 > PM73121-RI (PMC-SIERRA INC) AAL1 Segmentation And Reassembly Processor PDF资料下载
参数资料
| 型号： | PM73121-RI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | AAL1 Segmentation And Reassembly Processor |
| 中文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE, PQFP240 |
| 封装： | QFP-240 |
| 文件页数： | 112/223页 |
| 文件大小： | 2300K |
| 代理商： | PM73121-RI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页当前第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页
PMC-Sierra, Inc.
PM73121AAL1gator II
L
PMC-980620
,VVXH
AAL1 SAR Processor
Data Sheet
35235,(7$5<$1'&21),'(17,$/7230&6,(55$,1&$1')25,76&86720(56,17(51$/86(
6.2
Figure 59, Figure 60,
Figure 61 on page 96
, and
Figure 62 on page 96
show the receiver transmits
data to the lines for low-speed applications. These lines typically interface with the transmit input
portion of the corresponding framer. The AAL1gator II drives the same signaling data onto TL_
SIG during each frame of a multiframe. Data is output off the rising edge of TL_CLK, and TL_
FSYNC and TL_MSYNC are sampled using the falling edge of TL_CLK. The timing parameters
are explained in the tables following the figures.
Receive Side Line Interface Timing
The format of signaling data on the TL_SIG output is dependent on the framer operating mode.
When operating in T1 mode, the AAL1gator II drives signaling only on the lower four bits of each
timeslot as shown in
Table 15 on page 93
and Figure 60. In all cases, signaling data is driven on
the TL_SIG pin for all frames of each multiframe.
The rising edge of TL_FSYNC should occur only during the frame (F) bit of the T1 data stream.
The rising edge of TL_MSYNC should occur only during the F bit that starts each 12-frame (SF)
or 24-frame (ESF) multiframe. If a sync input occurs when it is not expected, the AAL1gator II
will resync to the new structure. The sync pulses do not have to be driven every frame or multi-
frame.
Figure 59.
Receive Side Low-Speed Interface Bit Timing
Symbol
Parameter
Signals
Min
Max
Unit
Fc
Clock frequency
TL_CLK
15
MHz
Tcp
Clock pulse width
TL_CLK
10
ns
Tsu
Clock setup
TL_MSYNC, TL_FSYNC
5
ns
Th
Clock hold
TL_MSYNC, TL_FSYNC
1
ns
Tq
Clock-to-output delay
TL_SIG, TL_SER
2
14
ns
Tsu
Tcp
Tcp
Fc
Th
Tq
TL_CLK(i)
TL_FSYNC(i)
TL_MSYNC(i)
TL_SIG(o)
TL_SER(o)
相关PDF资料 |
PDF描述 |
|---|---|
| PM73122 | 32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BI | 32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73123 | 8 LINK CES/DBCES AAL1 SAR |
| PM73123-PI | 8 LINK CES/DBCES AAL1 SAR |
| PM73124 | 4 Link CES/DBCES AAL1 SAR |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM73122 | 制造商:PMC 制造商全称:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BI | 制造商:PMC 制造商全称:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BIP | 制造商:PMC-Sierra 功能描述:AAL1GATOR32 EOL270906 |
| PM73122-BI-P | 制造商:PMC-Sierra 功能描述: |
发布紧急采购，3分钟左右您将得到回复。