参数资料
型号: PM73121-RI
厂商: PMC-SIERRA INC
元件分类: 数字传输电路
英文描述: AAL1 Segmentation And Reassembly Processor
中文描述: ATM SEGMENTATION AND REASSEMBLY DEVICE, PQFP240
封装: QFP-240
文件页数: 88/223页
文件大小: 2300K
代理商: PM73121-RI
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页当前第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页
PM73121AAL1gator II
PMC-Sierra, Inc.
L
PMC-980620
,VVXH
AAL1 SAR Processor
Data Sheet
35235,(7$5<$1'&21),'(17,$/7230&6,(55$,1&$1')25,76&86720(56,17(51$/86(
which requires an external Voltage Controlled Crystal Oscillator (VCXO) to generate the clock.
Refer to
section 8.7 “UDF-HS Mode SRTS-Based Clock Recovery Application for DS3” on page
180
for an application note on high speed SRTS.
The E1 SRTS synthesizer can generate an E1 clock over a ± 90 ppm range, while the T1 SRTS
synthesizer can generate a T1 clock over a ± 200 ppm range to accommodate older T1 equipment.
Due to the T1 synthesizer’s wider range, it has a more jitter than the E1 synthesizer. While the E1
synthesizer falls well within the G.823 jitter mask, the T1 synthesizer has a spike at 8 kHz that
exceeds the mask. However, in both cases using an LIU with a built-in jitter attenuator, such as
the Level One
LXT305A, eliminates most of the jitter and is recommended when using SRTS.
Refer to
section 8.10.3 “SRTS T1 Clock” on page 188
and
section 8.10.4 “SRTS E1 Clock” on
page 191
for the jitter characteristics of the SRTS synthesizer both with and without the external
jitter attenuator.
3.7.2
Adaptive Clock Operation
The adaptive clock provides a queue depth difference for control of an external clock. If the depth
is low, then the clock frequency should be reduced. If the depth is high, then the clock frequency
should be increased. If no data is received, the channel status specifies to either freeze the external
clock or to set it to a nominal rate.
The AAL1gator II supports adaptive clocking in SDF-FR, SDF-MF, and UDF-ML modes. It sup-
ports adaptive clocking for all connection types within these three modes, including those with
partially filled cells or only a single DS0. The device does not support adaptive clocking in
UDF-HS mode.
Figure 51.
Receive Side SRTS Support
Cell Reception
Server Clock Frequency
TL_CLK
Input Reference Clock Frequency
N_CLK
(For T1/E1, 2.43 MHz. For T3, 77.76 MHz.)
Latch
Divide By 3008
4-Bit Latch
4-Bit Counter
Local 4-Bit SRTS Code
4 Bits
Remote 4-Bit
SRTS-Code FIFO
Difference Between
Remote SRTS Code and
Local SRTS Code.
4 Bits
SRTS
Queue
SRTS Bit
Extraction
R_SRTS_CDVT
相关PDF资料
PDF描述
PM73122 32 LINK CES/DBCES AAL1 SAR PROCESSOR
PM73122-BI 32 LINK CES/DBCES AAL1 SAR PROCESSOR
PM73123 8 LINK CES/DBCES AAL1 SAR
PM73123-PI 8 LINK CES/DBCES AAL1 SAR
PM73124 4 Link CES/DBCES AAL1 SAR
相关代理商/技术参数
参数描述
PM73122 制造商:PMC 制造商全称:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR
PM73122-BI 制造商:PMC 制造商全称:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR
PM73122-BIP 制造商:PMC-Sierra 功能描述:AAL1GATOR32 EOL270906
PM73122-BI-P 制造商:PMC-Sierra 功能描述: