- 您现在的位置：买卖IC网 > PDF目录378055 > PM73121-RI (PMC-SIERRA INC) AAL1 Segmentation And Reassembly Processor PDF资料下载
参数资料
| 型号： | PM73121-RI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | AAL1 Segmentation And Reassembly Processor |
| 中文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE, PQFP240 |
| 封装： | QFP-240 |
| 文件页数： | 194/223页 |
| 文件大小： | 2300K |
| 代理商： | PM73121-RI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页当前第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页
PMC-Sierra, Inc.
PM73121AAL1gator II
L
PMC-980620
,VVXH
AAL1 SAR Processor
Data Sheet
35235,(7$5<$1'&21),'(17,$/7230&6,(55$,1&$1')25,76&86720(56,17(51$/86(
could be tightened, or a CMOS clock driver could be used. The rise/fall time of the clock should
be less than 1.5 ns.
8.6.2
SRAM with 7 ns Write Data Setup and a CMOS Clock
When using a CMOS clock, the rise and fall time of the clock needs to be taken into account to
determine what the pulse width will be at a TTL level. The benefit of using a CMOS clock is that
the pulse width will be wider at the TTL level then it will be at the CMOS level. Rise/fall times
for CMOS outputs are usually given from the 20% to the 80% level or across a 3 V range.
Dividing this number by 3 gives the approximate delay between the 1.5 V level and the 2.5 V
level. Since the delay occurs at both rising and falling edges, this value is doubled to give the
increase in setup time. The hold time is usually the critical factor with a CMOS clock driver.
For instance, if the rise/fall time is 3 ns, there will be a 1 ns delay from a transition at 1.5 V to the
transition at 2.5 V and, a 2 ns increase in setup time.
This time we will have 1 ns margin on setup and 0.5 ns margin on hold. The requirements to meet
are:
Tch
min
- 4.3 + Rs
≥
8.0 ns
Tp - Tch
max
- Rs -10
≥
0.5 ns
A 2.5% duty cycle CMOS clock source at 38.88 MHz has a Tch
min
of 12.2 ns and a Tch
max
of
13.5 ns at 2.5 V.
A rise/fall time of 0.5 ns (from 20-80%) results in a gain of 0.33 ns at 1.5 V and would change
Tch
min
to 12.53 ns.
A rise/fall time of 2 ns (from 20-80%) results in a gain of 1.33 ns at 1.5 V and would change
Tch
max
to 14.83 ns.
Replacing Tch
min
and Tch
max
in the equations above gives:
Rs
≥
8.0 + 4.3 -12.53
≥
- 0.23 ns
Rs
≤
25.7 - 14.83 - 10 - 0.5
≤
0.37 ns
Referring to
Table 24 on page 175
shows that selecting a 33
resistor would meet both
requirements. Note that the negative resistance value in the first equation indicates additional
margin. In this situation, the hold time is more critical and is dependent on the clock duty cycle.
Selecting a 5% clock would create a hold time problem unless either the required margin was
reduced or the maximum rise time was reduced.
In summary, one possible solution when using an SRAM with 7 ns setup is to use a 2.5% duty
series resistor.
相关PDF资料 |
PDF描述 |
|---|---|
| PM73122 | 32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BI | 32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73123 | 8 LINK CES/DBCES AAL1 SAR |
| PM73123-PI | 8 LINK CES/DBCES AAL1 SAR |
| PM73124 | 4 Link CES/DBCES AAL1 SAR |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM73122 | 制造商:PMC 制造商全称:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BI | 制造商:PMC 制造商全称:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BIP | 制造商:PMC-Sierra 功能描述:AAL1GATOR32 EOL270906 |
| PM73122-BI-P | 制造商:PMC-Sierra 功能描述: |
发布紧急采购，3分钟左右您将得到回复。