- 您现在的位置：买卖IC网 > PDF目录199479 > TSB43AA82GGW (TEXAS INSTRUMENTS INC) 2 CHANNEL(S), 400M bps, SERIAL COMM CONTROLLER, PBGA176 PDF资料下载
参数资料
| 型号： | TSB43AA82GGW |
| 厂商： | TEXAS INSTRUMENTS INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 2 CHANNEL(S), 400M bps, SERIAL COMM CONTROLLER, PBGA176 |
| 封装： | PLASTIC, BGA-176 |
| 文件页数： | 46/146页 |
| 文件大小： | 770K |
| 代理商： | TSB43AA82GGW |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页
14
1.4
Terminal Functions
1.4.1
DMA/Bulky Data Interface
TERMINAL
I/O
DESCRIPTION
NAME
PGE NO.
GGW NO.
I/O
DESCRIPTION
ATACK
13
G1
O
ATAPI acknowledge
BDACK
41
T4
I
DMA acknowledge
BDIBUSY/
BDREQ(SCSI)
22
L1
O
DMA input busy
BDICLK
8
E1
I
DMA input clock. BDICLK must be provided when bulky data interface is in
synchronous mode. See Notes 1 and 2.
BDIEN/
BDWR(SCSI)
23
L2
I
DMA input enable
BDIF[2:0]
17, 16, 14
J1, H2, H1
I/O
DMA input flag. Indicates order of the input data on stream.
BDIO[15:0]
53, 50, 49, 48,
46, 45, 44, 42,
40, 39, 37, 36,
34, 30, 29, 28
T8, U7, T7, R7,
R6, U5, T5, U4,
R4, U3, U2, T1,
R1, N3, N2, N1
I/O
DMA data
BDITRIS
7
E2
I
BDIO 3-state set. When BDITRIS is set high, BDIBUSY, BDOAVAIL, and
ATACK are initially 3-state. See Note 3.
BDOAVAIL/
BDRW(SCSI)
25
M1
O
BDOAVAIL is the DMA output available. In SCSI mode, BDRW is
DMARW(90h bit0). It indicates the current state (read or write) of the bulky
interface.
BDOCLK
12
G2
O
DMA clock output based on the 49.152-MHz PHY clock
BDOCLKDIS
9
F3
I
BDOCLK clock output disable. Tie high to disable BDOCLK
BDOEN/
BDRD(SCSI)
26
M2
I
DMA output enable
BDOF[2:0]
21, 20, 18
K3, K2, J3
O
DMA output flag. Indicates order of the output data on stream.
NOTES:
1. Any frequency up to 40 MHz can be used. The maximum frequency is not required to match the transfer speed frequency.
2. When in synchronous mode, BDICLK is required. The BDICLK input is ignored when in asynchronous mode.
MODE
CLOCK
Asynchronous
BDOCLK
Synchronous
BDICLK
3. BDORst/BDIRst (94h) activates BDIBUSY, BDOAVAIL, and ATACK.
相关PDF资料 |
PDF描述 |
|---|---|
| TSB43DA42GHCR | PCI BUS CONTROLLER, PBGA196 |
| TSB500SK02 | 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
| TSB500SK10MDS | 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
| TSB5000331DS | 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
| TSB5000831 | 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TSB43AA82GHH | 制造商:Texas Instruments 功能描述: |
| TSB43AA82I | 制造商:TI 制造商全称:Texas Instruments 功能描述:1394 INTEGRATED PHY AND LINK LAYER CONTROLLER |
| TSB43AA82IGGW | 功能描述:1394 接口集成电路 2Port Hi Perf Integ Phy&Link Layer Chip RoHS:否 制造商:Texas Instruments 类型:Link Layer Controller 工作电源电压: 封装 / 箱体:LQFP 封装:Tray |
| TSB43AA82PGE | 功能描述:1394 接口集成电路 2Port Hi Perf Integ Phy&Link Layer Chip RoHS:否 制造商:Texas Instruments 类型:Link Layer Controller 工作电源电压: 封装 / 箱体:LQFP 封装:Tray |
| TSB43AA82PGEG4 | 功能描述:1394 接口集成电路 2Port Hi Per Int Phy & Link Layer Chip RoHS:否 制造商:Texas Instruments 类型:Link Layer Controller 工作电源电压: 封装 / 箱体:LQFP 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。