- 您现在的位置：买卖IC网 > PDF目录3974 > UPD44647366AF5-E25-FQ1 (Renesas Electronics America)SRAM QDRII 72MBIT 165-PBGA PDF资料下载
参数资料
| 型号： | UPD44647366AF5-E25-FQ1 |
| 厂商： | Renesas Electronics America |
| 文件页数： | 25/42页 |
| 文件大小： | 0K |
| 描述： | SRAM QDRII 72MBIT 165-PBGA |
| 标准包装： | 1 |
| 格式 - 存储器： | RAM |
| 存储器类型： | SRAM - 同步，QDR II+ |
| 存储容量： | 72M（2M x 36） |
| 速度： | 400MHz |
| 接口： | 并联 |
| 电源电压： | 1.7 V ~ 1.9 V |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 165-LBGA |
| 供应商设备封装： | 165-PBGA（13x15） |
| 包装： | 散装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页当前第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页
μ PD44647094A-A, 44647184A-A, 44647364A-A, 44647096A-A, 44647186A-A, 44647366A-A
JTAG Specification
These products support a limited set of JTAG functions as in IEEE standard 1149.1.
Test Access Port (TAP) Pins
Pin name
Pin assignments
Description
TCK
2R
Test Clock Input.
All input are captured on the rising edge of TCK and all outputs
propagate from the falling edge of TCK.
TMS
TDI
TDO
10R
11R
1R
Test Mode Select. This is the command input for the TAP controller state machine.
Test Data Input. This is the input side of the serial registers placed between TDI and
TDO. The register placed between TDI and TDO is determined by the state of the TAP
controller state machine and the instruction that is currently loaded in the TAP instruction.
Test Data Output. This is the output side of the serial registers placed between TDI and
TDO. Output changes in response to the falling edge of TCK.
Remark The device does not have TRST (TAP reset). The Test-Logic Reset state is entered while TMS is held HIGH
for five rising edges of TCK. The TAP controller state is also reset on the SRAM POWER-UP.
JTAG DC Characteristics (T A = 0 to 70°C, V DD = 1.8 ± 0.1 V, unless otherwise noted)
Parameter
JTAG Input leakage current
JTAG I/O leakage current
Symbol
I LI
I LO
Conditions
0 V ≤ V IN ≤ V DD
0 V ≤ V IN ≤ V DD Q,
MIN.
? 5.0
? 5.0
MAX.
+5.0
+5.0
Unit
μ A
μ A
Outputs disabled
JTAG input HIGH voltage
JTAG input LOW voltage
V IH
V IL
1.3
? 0.3
V DD +0.3
+0.5
V
V
JTAG output HIGH voltage
JTAG output LOW voltage
V OH1
V OH2
V OL1
V OL2
| I OHC | = 100 μ A
| I OHT | = 2 mA
I OLC = 100 μ A
I OLT = 2 mA
1.6
1.4
0.2
0.4
V
V
V
V
Data Sheet M19962EJ2V0DS
23
相关PDF资料 |
PDF描述 |
|---|---|
| MC7448HX1400NC | IC MPU RISC 32BIT 360-FCCBGA |
| UPD44647186AF5-E25-FQ1-A | SRAM QDRII 72MBIT 165-PBGA |
| UPD44647186AF5-E25-FQ1 | SRAM QDRII 72MBIT 165-PBGA |
| UPD44646363AF5-E25-FQ1-A | SRAM DDRII 72MBIT 165-PBGA |
| UPD44646363AF5-E25-FQ1 | SRAM DDRII 72MBIT 165-PBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| UPD44647366AF5-E25-FQ1-A | 功能描述:SRAM QDRII 72MBIT 165-PBGA RoHS:是 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:3,000 系列:- 格式 - 存储器:EEPROMs - 串行 存储器类型:EEPROM 存储容量:8K (1K x 8) 速度:400kHz 接口:I²C，2 线串口 电源电压:1.7 V ~ 5.5 V 工作温度:-40°C ~ 85°C 封装/外壳:8-SOIC（0.154"，3.90mm 宽） 供应商设备封装:8-SOIC 包装:带卷 (TR) |
| UPD446C-2L | 制造商:NEC Electronics Corporation 功能描述:2K X 8 STANDARD SRAM, 200 ns, PDIP24 |
| UPD446G-20L | 制造商:NEC Electronics Corporation 功能描述:2K X 8 STANDARD SRAM, 200 ns, PDFP24 |
| UPD45128163G5 | 制造商:Renesas Electronics Corporation 功能描述:128 MBIT SDRAM |
| UPD45128163G5-A75-9JF | 制造商:Elpida Memory Inc 功能描述:8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
发布紧急采购，3分钟左右您将得到回复。