参数资料
| 型号： | AD14060LBF-4 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 39/48页 |
| 文件大小： | 0K |
| 描述： | IC DSP CMOS 32BIT 308CQFP |
| 产品培训模块： | SHARC Processor Overview |
| 标准包装： | 1 |
| 系列： | SHARC® |
| 类型： | 浮点 |
| 接口： | 主机接口，连接端口，串行端口 |
| 时钟速率： | 40MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 2MB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 3.30V |
| 工作温度： | -40°C ~ 100°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 308-CBQFP |
| 供应商设备封装： | 308-CQFP（52x52） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页当前第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
AD14060/AD14060L
Rev. B | Page 44 of 48
Capacitive Loading
Output delays and holds are based on standard capacitive loads:
50 pF on all pins (see Figure 31). The delay and hold specifica-
tions given should be derated by a factor of 1.5 ns/50 pF for
loads other than the nominal value of 50 pF. Figure 33 and
Figure 34 show how output rise time varies with capacitance.
Figure 35 graphically shows how output delays and holds vary
with load capacitance. (Note that this graph or derating does
not apply to output disable delays; see the Output Disable Time
section.) The graphs in Figure 33, Figure 34, and Figure 35
might not be linear outside the ranges shown.
IOL
IOH
1.5V
TO OUTPUT
PIN
50pF
00667-031
Figure 31. Equivalent Device Loading for AC Measurement
(Includes All Fixtures)
INPUT OR
OUTPUT
1.5V
00667-032
Figure 32. Voltage Reference Levels for AC Measurements
(except Output Enable/Disable)
00667-033
LOAD CAPACITANCE (pF)
200
0
20
40
60
80
100
120
140
160
180
14.7
7.4
RIS
E
AND
FALL
TIME
S
(ns
)
(0
.5V
–
4.5V,
10%
–
90%)
16.0
14.0
12.0
10.0
8.0
6.0
4.0
2.0
0
1.1
3.7
FALL TIME
RISE TIME
Figure 33. Typical Output Rise Time (10% to 90% VDD)
vs. Load Capacitance (VDD = 5 V)
00667-034
LOAD CAPACITANCE (pF)
200
0
20
40
60
80
100
120
140
160
180
2.9
1.6
RIS
E
AND
FALL
TIME
S
(ns
)
(0
.8V
–
2.0V)
3.5
3.0
2.5
2.0
1.5
1.0
0.5
0.6
0
RISE TIME
FALL TIME
Figure 34. Typical Output Rise Time (0.8 V to 2.0 V)
vs. Load Capacitance (VDD = 5 V)
00667-035
LOAD CAPACITANCE (pF)
200
25
50
75
100
125
150
175
4.5
OUTP
UT
DE
LAY
OR
HOLD
(ns
)
5.0
4.0
3.0
2.0
1.0
–0.7
NOMINAL
–1.0
Figure 35. Typical Output Delay or Hold vs. Load Capacitance
at Maximum Case Temperature (VDD = 5 V)
00667-036
LOAD CAPACITANCE (pF)
200
0
20
40
60
80
100
120
140
160
180
RIS
E
AND
FALL
TIME
S
(ns
)
(10%
–
90%)
18
14
16
12
8
10
6
2
4
0
Y = 0.0796X + 1.17
Y = 0.0467X + 0.55
RISE TIME
FALL TIME
Figure 36. Typical Output Rise Time (10% to 90% VDD)
vs. Load Capacitance (VDD = 3.3 V)
相关PDF资料 |
PDF描述 |
|---|---|
| AD1833AASTZ-REEL | IC DAC AUDIO 24BIT 6CH 48LQFP |
| AD1835AASZ | IC CODEC 2ADC/8DAC 24BIT 52-MQFP |
| AD1836ACSZ | IC CODEC 4ADC/6DAC 24 BIT 52MQFP |
| AD1838AASZ | IC CODEC 2ADC/6DAC 24 BIT 52MQFP |
| AD1851RZ-J | IC DAC AUDIO FASTSET 16B 16SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD14160 | 制造商:AD 制造商全称:Analog Devices 功能描述:Quad-SHARC DSP Multiprocessor Family |
| AD14160BB-4 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD14160KB-4 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD14160L | 制造商:AD 制造商全称:Analog Devices 功能描述:Quad-SHARC DSP Multiprocessor Family |
| AD14160LBB-4 | 制造商:AD 制造商全称:Analog Devices 功能描述:Quad-SHARC DSP Multiprocessor Family |
发布紧急采购，3分钟左右您将得到回复。