参数资料
| 型号： | AD14060LBF-4 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 48/48页 |
| 文件大小： | 0K |
| 描述： | IC DSP CMOS 32BIT 308CQFP |
| 产品培训模块： | SHARC Processor Overview |
| 标准包装： | 1 |
| 系列： | SHARC® |
| 类型： | 浮点 |
| 接口： | 主机接口，连接端口，串行端口 |
| 时钟速率： | 40MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 2MB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 3.30V |
| 工作温度： | -40°C ~ 100°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 308-CBQFP |
| 供应商设备封装： | 308-CQFP（52x52） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页当前第48页
AD14060/AD14060L
Rev. B | Page 9 of 48
MEMORY WRITE—BUS MASTER
Use these specifications for asynchronous interfacing to memories (and memory-mapped peripherals) without reference to CLKIN.
These specifications apply when the AD14060/AD14060L is the bus master accessing external memory space.
These switching characteristics also apply for bus master synchronous read/write timing (see the Synchronous Read/Write—Bus Master
section). If these timing requirements are met, the synchronous read/write timing can be ignored (and vice versa).
Table 9. Specifications
5 V
3.3 V
Parameter
Min
Max
Min
Max
Unit
Timing Requirements:
tDAAK
ACK Delay from Address, Selects1, 2
13.5 + 7 DT/8 + W
ns
tDSAK
ACK Delay from WR Low1
8 + DT/2 + W
ns
Switching Characteristics:
tDAWH
Address, Selects to WR
De-asserted2
16.5 + 15 DT/16 + W
ns
tDAWL
Address, Selects to WR Low2
2.5 + 3 DT/8
ns
tWW
WR Pulse Width
12 + 9 DT/16 + W
ns
tDDWH
Data Setup before WR High
6.5 + DT/2 + W
ns
tDWHA
Address Hold after WR De-asserted
0 + DT/16 + H
ns
tDATRWH
Data Disable after WR De-asserted3
0.5 + DT/16 + H
6.5 + DT/16 + H
0.5 + DT/16 + H
6.5 + DT/16 + H
ns
tWWR
WR High to WR, RD, DMAGx Low
8 + 7 DT/16 + H
ns
tDDWR
Data Disable before WR or RD Low
4.5 + 3 DT/8 + 1
ns
tWDE
WR Low to Data Enabled
1.5 + DT/16
ns
tSADADC
Address, Selects to ADRCLK High2
0.5 + DT/4
ns
W = number of wait states specified in WAIT register × tCK.
H = tCK, if an address hold cycle occurs, as specified in WAIT register; otherwise, H = 0.
I = tCK, if a bus idle cycle occurs, as specified in WAIT register; otherwise, I = 0.
1 ACK delay/setup: User must meet tDAAK, tDSAK, or synchronous specification, tSACKC.
2 For MSx, SW, BMS, the falling edge is referenced.
3 See the
section for the calculation of hold times given capacitive and dc loads.
System Hold Time Calculation Example
RD, DMAG
ACK
DATA
WR
ADDRESS
MSx, SW
BMS
ADRCLK
(OUT)
tDAWH
tDAAK
tDSAK
tWDE
tDDWH
tWWR
tDDWR
tDATRWH
tSADADC
tWW
tDAWL
tDWHA
00667-
017
Figure 8. Memory Write—Bus Master
相关PDF资料 |
PDF描述 |
|---|---|
| AD1833AASTZ-REEL | IC DAC AUDIO 24BIT 6CH 48LQFP |
| AD1835AASZ | IC CODEC 2ADC/8DAC 24BIT 52-MQFP |
| AD1836ACSZ | IC CODEC 4ADC/6DAC 24 BIT 52MQFP |
| AD1838AASZ | IC CODEC 2ADC/6DAC 24 BIT 52MQFP |
| AD1851RZ-J | IC DAC AUDIO FASTSET 16B 16SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD14160 | 制造商:AD 制造商全称:Analog Devices 功能描述:Quad-SHARC DSP Multiprocessor Family |
| AD14160BB-4 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD14160KB-4 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD14160L | 制造商:AD 制造商全称:Analog Devices 功能描述:Quad-SHARC DSP Multiprocessor Family |
| AD14160LBB-4 | 制造商:AD 制造商全称:Analog Devices 功能描述:Quad-SHARC DSP Multiprocessor Family |
发布紧急采购，3分钟左右您将得到回复。