- 您现在的位置：买卖IC网 > PDF目录295888 > EPM2210GF256A5N (ALTERA CORP) FLASH PLD, PBGA256 PDF资料下载
参数资料
| 型号： | EPM2210GF256A5N |
| 厂商： | ALTERA CORP |
| 元件分类： | PLD |
| 英文描述： | FLASH PLD, PBGA256 |
| 封装： | 17 X 17 MM, 1 MM PITCH, LEAD FREE, FBGA-256 |
| 文件页数： | 106/108页 |
| 文件大小： | 1342K |
| 代理商： | EPM2210GF256A5N |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页当前第106页第107页第108页
Altera Corporation
5–27
July 2008
MAX II Device Handbook, Volume 1
DC and Switching Characteristics
External Timing I/O Delay Adders
The I/O delay timing parameters for I/O standard input and output
adders, and input delays are specified by speed grade independent of
device density.
Tables 5–27 through 5–31 show the adder delays associated with I/O pins
for all packages. The delay numbers for –3, –4, and –5 speed grades
shown in Tables 5–27 through 5–33 are based on an EPM1270 device
target, while –6 and –7 speed grade values are based on an EPM570Z
device target. If an I/O standard other than 3.3-V LVTTL is selected, add
the input delay adder to the external tSU timing parameters shown in
Tables 5–23 through 5–26. If an I/O standard other than 3.3-V LVTTL
with 16 mA drive strength and fast slew rate is selected, add the output
5–26.
Table 5–27. External Timing Input Delay Adders
Standard
–3 Speed
Grade
–4 Speed
Grade
–5 Speed
Grade
–6 Speed
Grade
–7 Speed
Grade
Unit
MinMax
3.3-V LVTTL Without
Schmitt Trigger
—0—0—
0—0—0
ps
With
Schmitt Trigger
—
334
—
434
—
535
—
387
—
434
ps
3.3-V
LVCMOS
Without
Schmitt Trigger
—0—0—
0—0—0
ps
With
Schmitt Trigger
—
334
—
434
—
535
—
387
—
434
ps
2.5-V LVTTL
Without
Schmitt Trigger
—23—30—
37—42—43
ps
With Schmitt
Trigger
—
339
—
441
—
543
—
429
—
476
ps
1.8-V LVTTL
Without
Schmitt Trigger
—
291
—
378
—
466
—
378
—
373
ps
1.5-V LVTTL
Without
Schmitt Trigger
—
681
—
885
—
1,090
—
681
—
622
ps
3.3-V PCI
Without
Schmitt Trigger
—0—0—
0—0—0
ps
相关PDF资料 |
PDF描述 |
|---|---|
| EPM2210GF324A3N | FLASH PLD, PBGA324 |
| EPM2210GF324A4N | FLASH PLD, PBGA324 |
| EPM2210GF324A5N | FLASH PLD, PBGA324 |
| EPM7064BFC100-3 | EE PLD, 3.5 ns, PBGA100 |
| EPM7064BFC100-5 | EE PLD, 3.5 ns, PBGA100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPM2210GF256C3 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM2210GF256C3N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM2210GF256C4 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM2210GF256C4N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM2210GF256C5 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。