- 您现在的位置：买卖IC网 > PDF目录80495 > MC68302CRC16C (MOTOROLA INC) 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, CPGA132 PDF资料下载
参数资料
| 型号： | MC68302CRC16C |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, CPGA132 |
| 封装： | PGA-132 |
| 文件页数： | 56/128页 |
| 文件大小： | 641K |
| 代理商： | MC68302CRC16C |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页当前第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页
MC68EN302 DRAM Control Module
3-2
MC68EN302 REFERENCE MANUAL
MOTOROLA
PE1-PE0—Enable Parity.
0 = Parity is generated but not checked
1 = Parity is generated on writes, and parity is checked on reads in the corresponding
bank. If a parity error is detected the bus cycle is terminated with a bus error.
NOTE
If the Parity Pin Enable bit (PPE in MBC CSR) = 0 and parity is
enabled on the DRAM interface (PE1 and/or PE0 = 1 in DCR)
then a parity error will be reported on PED1–PED0.
P1-P0—RAS Precharge bits. These bits control the minimum number of clocks the RAS
signal is precharged between bus cycles. Table 3-3 shows the encoding for these bits.
W1-W0—Wait state bits. These bits control the number of wait states required for DRAM
bank accesses. Table 3-3 shows the wait state bit encodings.
WP1-WP0—Write Protect. This bit enables and disables write protection to a corresponding
DRAM bank.
0 = The corresponding DRAM bank may be written.
1 = Write access to the corresponding DRAM bank returns a bus error.
S/U1-S/U0—Supervisor/User. This bit determines whether the given DRAM bank decodes
to Supervisor Space (FC = 6 & 5) or both Supervisor and User (FC = 6 & 5 & 1 & 2) Space.
0 = Respond to Supervisor accesses only
1 = Respond to Supervisor and User Space.
3.4 DRAM REFRESH REGISTER (DRFRSH)
This register controls the operation of the refresh circuitry and is initialized to zero on
hardware reset.
Table 3-2. Precharge Bit Encodings
P1
P0
PRECHARGE CLOCKS
00
2
01
3
10
4
11
5
Table 3-3. Wait State Bit Encodings
W1
W0
WAIT STATES
00
0
01
1
10
2
11
3
15
14
13
12
11
10
9876543210
00000000
R7
R6
R5
R4
R3
R2
R1
R0
相关PDF资料 |
PDF描述 |
|---|---|
| MC9S12DJ256CVFU | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP80 |
| MC68HC705C5CP | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDIP40 |
| M37471M8-XXXSP | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP42 |
| M37478M4-XXXSP | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP42 |
| M37478M8-XXXFP | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP56 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68302CRC20 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Multiprotocol Processor User’s Manual |
| MC68302CRC20C | 功能描述:微处理器 - MPU 68K INTGR COM PROC DMA RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68302EH16C | 功能描述:微处理器 - MPU 68K INTGR COM PROC DMA RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68302EH16C | 制造商:Freescale Semiconductor 功能描述:32-Bit Microcontroller IC |
| MC68302EH16CB1 | 功能描述:微处理器 - MPU 68K INTGR COM PROC DMA RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
发布紧急采购，3分钟左右您将得到回复。