- 您现在的位置：买卖IC网 > PDF目录80379 > MC68322FT20 (FREESCALE SEMICONDUCTOR INC) 16-BIT, 20 MHz, RISC PROCESSOR, PQFP160 PDF资料下载
参数资料
| 型号： | MC68322FT20 |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, 20 MHz, RISC PROCESSOR, PQFP160 |
| 封装： | PLASTIC, QFP-160 |
| 文件页数： | 157/283页 |
| 文件大小： | 1602K |
| 代理商： | MC68322FT20 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页当前第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页
Introduction
1-6
MC68322 USER’S MANUAL
MOTOROLA
1.2.5 DRAM Controller
The MC68322 provides a fully integrated bursting DRAM controller containing six DRAM
banks of varying programmable sizes and locations. They can be located contiguously or
disjointedly, as required by the operating environment. The DRAM controller multiplexes
addresses to provide up to 8M of DRAM address space per bank. The timing parameters
for each DRAM bank are preprogrammed to provide a 3-, 4-, or 5-clock access from industry
standard fast-page mode DRAMs. On reset, all DRAM banks are disabled. Additionally, the
DRAM controller provides a separate 16-bit DRAM data path and a write enable signal for
a glueless DRAM interface. DRAM refresh cycles are carried out with CAS before RAS
refresh cycles. The DRAM refresh rate is fully programmable and the controller performs
refreshes from system reset until it is initialized.
1.2.6 DMA Interface
The DMA interface contains two DMA controllers—a single-ended general-purpose DMA
(GDMA) and a dedicated parallel port interface DMA (PDMA) controller. The DMA interface
can be programmed to transfer data from a high-speed I/O peripheral to DRAM with minimal
intervention from the core.
1.2.7 Parallel Port Interface
The MC68322 contains a direct, IEEE 1284 Level 2 compliant, bidirectional 8-bit PPI. The
PPI supports four IEEE 1284 communications modes—compatibility (Centronics), nibble,
byte, and enhanced capabilities port (ECP). It also fully supports all variants of these modes,
including device ID requests and run-length encoded data compression. The PPI contains
specialized hardware to provide automatic handshaking during forward data transfers.
When hardware handshaking is used in conjunction with the PDMA, transfer rates as high
as 2M/sec and up can be achieved in the ECP forward mode. The hardware handshaking
can also be completely disabled for the software to directly control the parallel port interface
signals and support new protocols. Control and data signals provide a glueless interface to
the parallel port.
1.3 INTERNAL MEMORY MAP
The MC68322 uses memory-mapped registers that occupy 4K of memory space. With these
registers the hardware configuration and timing can be set, the status information can be
read, and the PVC, RGP, DMA, and PPI interfaces can be controlled. All registers can be
written and read, except for a few read-only and write-only registers that are noted. For more
information about each register, see its corresponding module’s section. Appendix C
Memory-Mapped Register Summary discusses all the registers and their location in
memory during power-up.
Register operations are implemented within one MC68322 bus cycle for both read and write
operations and are completed without asserting any wait states. The registers should only
be read and/or written as 16-bit words. All register addresses are on word boundaries. The
MC68322 powers up with a 16M memory map with the registers occupying the upper 4K of
the 16M of memory space. They are located at address range 0x00FFF000 through
0x00FFFFFF. The MC68322 memory map for a 16M memory space is illustrated in
Figure 1-3.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC08AS32VAFN | 8-BIT, MROM, 8.4 MHz, MICROCONTROLLER, PQCC52 |
| MC68HRC98JL3EMP | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDIP28 |
| MC9S12B64CPV16 | 16-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP112 |
| MC68HC05C4AB | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP42 |
| MC68HC05C4ACB | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP42 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68322UM | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68328 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328P | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328UM | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68330 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
发布紧急采购，3分钟左右您将得到回复。