- 您现在的位置：买卖IC网 > PDF目录80379 > MC68322FT20 (FREESCALE SEMICONDUCTOR INC) 16-BIT, 20 MHz, RISC PROCESSOR, PQFP160 PDF资料下载
参数资料
| 型号： | MC68322FT20 |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, 20 MHz, RISC PROCESSOR, PQFP160 |
| 封装： | PLASTIC, QFP-160 |
| 文件页数： | 252/283页 |
| 文件大小： | 1602K |
| 代理商： | MC68322FT20 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页当前第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页
Interrupt and Exception Handling
MOTOROLA
MC68322 USER’S MANUAL
5-11
5.4.2.3 INSTRUCTION TRAPS. Traps are exceptions caused by instructions and they occur
when the core recognizes an abnormal condition during instruction execution or when an
instruction is executed that normally traps during execution. Exception processing for traps
is straightforward. The internal status register is copied, the supervisor mode is entered, and
tracing is turned off. The vector number is internally generated, but as the trap instruction,
part of the vector number comes from the instruction itself. The internal program counter and
the copy of the internal status register are saved on the supervisor stack. The saved value
of the internal program counter is the address of the instruction following the instruction that
generated the trap. Finally, instruction execution commences at the address in the
exception vector.
Some instructions are used specifically to generate traps. The trap instruction always forces
an exception and is useful for implementing system calls for user programs. The trapv and
chk instructions force an exception if the user program detects a run-time error, which can
be an arithmetic overflow or a subscript out of bounds. A signed divide (divs) or unsigned
divide (divu) instruction forces an exception if a division operation is attempted with a divisor
of zero.
5.4.2.4 ILLEGAL AND UNIMPLEMENTED INSTRUCTIONS. An illegal instruction refers to
any of the word bit patterns that do not match the bit pattern of the first word of a legal core
instruction. If such an instruction is fetched, an illegal instruction exception occurs. Motorola
reserves the right to define instructions using the opcodes of any of the illegal instructions.
Three bit patterns always force an illegal instruction trap on all M68000 Family-compatible
microprocessors. These patterns are: 4AFA
16, 4AFB16, and 4AFC16. Two of the patterns,
4AFA
16 and 4AFB16, are reserved for Motorola system products. The third pattern, 4AFC16,
is reserved for customer use (as the take illegal instruction trap—illegal—instruction).
Word patterns with bits 15–12 equaling 1010
2 or 11112 are distinguished as unimplemented
instructions and separate exception vectors are assigned to these patterns to permit
efficient emulation. Opcodes beginning with bit patterns equaling 1111
2 (F line) are
implemented in the MC68020 as coprocessor instructions. These separate vectors allow the
operating system to emulate unimplemented instructions in the software. Exception
processing for illegal instructions is similar to that for traps. After the instruction is fetched
and decoding is attempted, the core determines that execution of an illegal instruction is
being attempted and starts exception processing. The exception stack frame is then pushed
on the supervisor stack and the illegal instruction vector is fetched.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC08AS32VAFN | 8-BIT, MROM, 8.4 MHz, MICROCONTROLLER, PQCC52 |
| MC68HRC98JL3EMP | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDIP28 |
| MC9S12B64CPV16 | 16-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP112 |
| MC68HC05C4AB | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP42 |
| MC68HC05C4ACB | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP42 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68322UM | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68328 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328P | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328UM | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68330 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
发布紧急采购，3分钟左右您将得到回复。