参数资料
型号: MC68322FT20
厂商: FREESCALE SEMICONDUCTOR INC
元件分类: 微控制器/微处理器
英文描述: 16-BIT, 20 MHz, RISC PROCESSOR, PQFP160
封装: PLASTIC, QFP-160
文件页数: 214/283页
文件大小: 1602K
代理商: MC68322FT20
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页当前第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页
Signal Descriptions
2-6
MC68322 USER’S MANUAL
MOTOROLA
2.4 EXTERNAL BUS MASTER INTERFACE
The following signals control the MC68322 bus operation.
PIN NAME
DESCRIPTION
AS
Address Strobe—The active low AS signal indicates a valid address on the address bus. AS is an output when
the core or internal DMA initiates an access on the MC68322 bus and an input when an external bus master
controls the MC68322 bus.
R/W
Read/Write—This signal defines a data bus transfer as a read (active high) or write cycle (active low). R/Wis
an output when the core or internal DMA initiates an access on the MC68322 bus, and an input when an external
bus master has control of the MC68322 bus.
EDTACK
External Bus Master Data Transfer Acknowledge—This output signal is sent to an external bus master to
indicate that the data transfer is complete. When EDTACK is recognized during a read cycle, the external bus
master latches the data and terminates the bus cycle. When EDTACK is recognized during a write cycle, the
bus cycle is terminated.
BR
Bus Request—This active low input is ORed with all other devices that can be bus masters. This active-low
input signal informs the core that another device is ready to be the bus master.
BG
Bus Grant—This active low output indicates to all other potential bus masters that the MC68322 bus is
available. BG will assert after the assertion of BR, but only after all bus cycles have terminated.
CS7-CS0
Chip-Select—These signals are output only and can be programmed to provide from 256K to 64M decode.
These signals continue to function as they are programmed when an alternate bus master has control of the
MC68322 bus.
RD
Read—This signal is an output only strobe that is asserted during a read operation on the MC68322 bus. A read
cycle can be initiated by the core, internal DMA, or external bus master. The read strobe remains negated during
an MC68322 bus write cycle.
WRU
Upper Write Strobe—This strobe is an output only signal that is asserted during a write operation on the
MC68322 bus. A write cycle can be initiated by the core, internal DMA, or external bus master. The upper write
strobe asserts during all word write operations and during byte write operations to the upper portion of the data
bus (D15-D8). WRU remains negated during a read and a lower byte write cycle.
WRL
Lower Write Strobe—This strobe is an output only signal that asserts during a write operation on the MC68322
bus. A write cycle can be initiated by the core, internal DMA, or external bus master. The lower write strobe
asserts during all word write operations and during byte write operations to the lower portion of the data bus (D7-
D0). WRL remains negated during a read and an upper byte write cycle.
WAIT
Wait—This input only signal that extends an MC68322 bus cycle beyond the programmed values. Be aware that
WAIT can only prolong bus cycles for chip-select banks.
IRQ1-IRQ0
External Interrupt Request—These input only signals have programmable assertion levels and are used to
connect external interrupting devices to the MC68322. These two signals are sent through the internal interrupt
controller before posting an interrupt to the core.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料
PDF描述
MC68HC08AS32VAFN 8-BIT, MROM, 8.4 MHz, MICROCONTROLLER, PQCC52
MC68HRC98JL3EMP 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDIP28
MC9S12B64CPV16 16-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP112
MC68HC05C4AB 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP42
MC68HC05C4ACB 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP42
相关代理商/技术参数
参数描述
MC68322UM 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor
MC68328 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall
MC68328P 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall
MC68328UM 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall
MC68330 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor