- 您现在的位置：买卖IC网 > PDF目录385639 > MT46V64M8 (Micron Technology, Inc.) 16 Meg x 8 x 4 banks DDR SDRAM(16M x 8 x 4组,双数据速率同步动态RAM) PDF资料下载
参数资料
| 型号： | MT46V64M8 |
| 厂商： | Micron Technology, Inc. |
| 英文描述： | 16 Meg x 8 x 4 banks DDR SDRAM(16M x 8 x 4组,双数据速率同步动态RAM) |
| 中文描述： | 16梅格× 8 × 4银行DDR SDRAM内存（1,600 × 8 × 4组，双数据速率同步动态RAM）的 |
| 文件页数： | 68/70页 |
| 文件大小： | 2524K |
| 代理商： | MT46V64M8 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页当前第68页第69页第70页
68
512Mb: x4, x8, x16 DDR SDRAM
512Mx4x8x16DDR_A.p65
–
Rev. A; Pub 10/00
Micron Technology, Inc., reserves the right to change products or specifications without notice.
2000, Micron Technology, Inc.
512Mb: x4, x8, x16
DDR SDRAM
ADVANCE
WRITE – DM OPERATION
TIMING PARAMETERS
-7
-75
-8
SYMBOL
t
CH
t
CL
t
CK (2.5)
t
CK (2)
t
DH
t
DS
t
DQSH
t
DQSL
t
DQSS
t
DSS
MIN
0.45
0.45
7
7.5
0.5
0.5
0.35
0.35
0.75
0.2
MAX
0.55
0.55
12
12
MIN
0.45
0.45
7.5
10
0.5
0.5
0.35
0.35
0.75
0.2
MAX
0.55
0.55
12
12
MIN
0.45
0.45
8
10
0.6
0.6
0.35
0.35
0.75
0.2
MAX
0.55
0.55
12
12
UNITS
t
CK
t
CK
ns
ns
ns
ns
t
CK
t
CK
t
CK
t
CK
1.25
1.25
1.25
-7
-75
-8
SYMBOL
t
DSH
t
IH
t
IS
t
RAS
t
RCD
t
RP
t
WPRE
t
WPRES
t
WPST
t
WR
MIN
0.2
1
1
45
15
15
0.25
0
0.4
15
MAX
MIN
0.2
1
1
45
20
20
0.25
0
0.4
15
MAX
MIN
0.2
1.1
1.1
50
20
20
0.25
0
0.4
15
MAX
UNITS
t
CK
ns
ns
ns
ns
ns
t
CK
ns
t
CK
ns
120,000
120,000
120,000
0.6
0.6
0.6
CK
CK#
CKE
A10
BA0, BA1
t
CK
t
CH
t
CL
t
IS
t
IS
t
IH
t
IS
t
IS
t
IH
t
IH
t
IH
t
IS
t
IH
RA
t
RCD
t
RAS
tRP
tWR
T0
T1
T2
T3
T4
T5
T5n
T6
T7
T8
T4n
NOTE:
1. DI
n
= data-out from column
n
; subsequent elements are provided in the programmed order.
2. Burst length = 4 in the case shown.
3. Disable auto precharge.
4.
“
Don
’
t Care
”
if A10 is HIGH at T8.
5. PRE = PRECHARGE, ACT = ACTIVE, RA = Row Address, BA = Bank Address.
6. NOP commands are shown for ease of illustration; other commands may be valid at these times.
7
.tDSH is applicable during tDQSS
(MIN)
and is referenced from CK T4 or T5.
8
.tDSS is applicable during tDQSS
(MAX)
and is referenced from CK T5 or T6.
NOP6
NOP6
COMMAND
5
3
ACT
RA
RA
Col
n
WRITE2
NOP6
ONE BANK
ALL BANKS
Bank
x
PRE
Bank
x
NOP6
NOP6
NOP6
t
DQSL
t
DQSH
t
WPST
Bank
x
4
DQ
1
DQS
DM
DI
b
t
DS
t
DH
DON
’
T CARE
TRANSITIONING DATA
t
DQSS
(NOM)
t
WPRES
t
WPRE
x4: A0-A9, A11
x8: A0-A9
x16: A0-A8
x4: A12
x8: A11, A12
x16: A9, A11, A12
相关PDF资料 |
PDF描述 |
|---|---|
| MT48LC16M8A1TG | SYNCHRONOUS DRAM |
| MT48LC32M4A1 | ECONOLINE: RSZ/P - 1kVDC |
| MT48LC32M4A2 | SYNCHRONOUS DRAM |
| MT48LC32M4A1TG | SYNCHRONOUS DRAM |
| MT48LC8M16A1TG | SYNCHRONOUS DRAM |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。