- 您现在的位置：买卖IC网 > PDF目录189448 > OR3L165B8PS208-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 1024 CLBS, 120000 GATES, 333 MHz, PQFP208 PDF资料下载
参数资料
| 型号： | OR3L165B8PS208-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1024 CLBS, 120000 GATES, 333 MHz, PQFP208 |
| 封装： | SQFP2-208 |
| 文件页数： | 22/77页 |
| 文件大小： | 873K |
| 代理商： | OR3L165B8PS208-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页当前第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页
29
PD78052, 78053, 78054, 78055, 78056, 78058
Data Sheet U12327EJ5V0DS00
Table 6-1. Interrupt Source List (2/2)
Default
Interrupt Source
Internal/
Vector
Basic
Interrupt Type
Table
Configuration
PriorityNote 1
Name
Trigger
External
Address
TypeNote 2
Maskable
13
INTTM3
Reference time interval signal from
Internal
001EH
(B)
watch timer
14
INTTM00
Generation of match signal of 16-bit
0020H
timer register and capture/compare
register (CR00)
15
INTTM01
Generation of match signal of 16-bit
0022H
timer register and capture/compare
register (CR01)
16
INTTM1
Generation of match signal of 8-bit
0024H
timer/event counter 1
17
INTTM2
Generation of match signal of 8-bit
0026H
timer/event counter 2
18
INTAD
End of A/D conversion
0028H
Software
—
BRK
BRK instruction execution
—
003EH
(E)
Notes 1. Default priority is the priority order when several maskable interrupt requests are generated at the same
time. 0 is the highest and 18 is the lowest.
2. Basic configuration types (A) to (E) correspond to (A) to (E) in Figure 6-1.
相关PDF资料 |
PDF描述 |
|---|---|
| OR3L225B7PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS432I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS680-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B7PS680I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B8PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 333 MHz, PBGA432 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR3L165B8PS240-DB | 功能描述:FPGA - 现场可编程门阵列 8192 LUT 516 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BC432-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BC432I-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BM680-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BM680I-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。