- 您现在的位置：买卖IC网 > PDF目录189448 > OR3L165B8PS208-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 1024 CLBS, 120000 GATES, 333 MHz, PQFP208 PDF资料下载
参数资料
| 型号： | OR3L165B8PS208-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1024 CLBS, 120000 GATES, 333 MHz, PQFP208 |
| 封装： | SQFP2-208 |
| 文件页数： | 41/77页 |
| 文件大小： | 873K |
| 代理商： | OR3L165B8PS208-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页当前第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页
46
PD78052, 78053, 78054, 78055, 78056, 78058
Data Sheet U12327EJ5V0DS00
(2) Read/write operation
(a) When MCS = 1, PCC2 to PCC0 = 000B (TA = –40 to +85
°C, VDD = 4.5 to 6.0 V)
Parameter
Symbol
Conditions
MIN.
MAX.
Unit
ASTB high-level width
tASTH
0.85tCY – 50
ns
Address setup time
tADS
0.85tCY – 50
ns
Address hold time
tADH
50
ns
Data input time from address
tADD1
(2.85 + 2n)tCY – 80
ns
tADD2
(4 + 2n)tCY – 100
ns
Data input time from RD
↓
tRDD1
(2 + 2n)tCY – 100
ns
tRDD2
(2.85 + 2n)tCY – 100
ns
Read data hold time
tRDH
0ns
RD low-level width
tRDL1
(2 + 2n)tCY – 60
ns
tRDL2
(2.85 + 2n)tCY – 60
ns
Input time from RD
↓ to WAIT↓
tRDWT1
0.85tCY – 50
ns
tRDWT2
2tCY – 60
ns
Input time from WR
↓ to WAIT↓
tWRWT
2tCY – 60
ns
WAIT low-level width
tWTL
(1.15 + 2n)tCY
(2 + 2n)tCY
ns
Write data setup time
tWDS
(2.85 + 2n)tCY – 100
ns
Write data hold time
tWDH
20
ns
WR low-level width
tWRL
(2.85 + 2n)tCY – 60
ns
Delay time from ASTB
↓ to RD↓
tASTRD
25
ns
Delay time from ASTB
↓ to WR↓
tASTWR
0.85tCY + 20
ns
Delay time from RD
↑ to ASTB↑ at
tRDAST
0.85tCY – 10
1.15tCY + 20
ns
external fetch
Address hold time from RD
↑ at
tRDADH
0.85tCY – 50
1.15tCY + 50
ns
external fetch
Write data output time from RD
↑
tRDWD
40
ns
Write data output time from WR
↓
tWRWD
050
ns
Address hold time from WR
↑
tWRADH
0.85tCY
1.15tCY + 40
ns
Delay time from WAIT
↑ to RD↑
tWTRD
1.15tCY + 40
3.15tCY + 40
ns
Delay time from WAIT
↑ to WR↑
tWTWR
1.15tCY + 30
3.15tCY + 30
ns
Remarks 1. MCS: Bit 0 of the oscillation mode selection register (OSMS)
2. PCC2 to PCC0: Bits 2 to 0 of the processor clock control register (PCC)
3. tCY = TCY/4
4. n indicates the number of waits.
相关PDF资料 |
PDF描述 |
|---|---|
| OR3L225B7PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS432I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS680-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B7PS680I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B8PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 333 MHz, PBGA432 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR3L165B8PS240-DB | 功能描述:FPGA - 现场可编程门阵列 8192 LUT 516 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BC432-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BC432I-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BM680-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BM680I-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。