收藏本站
参数资料
型号： OR3L165B8PS208-DB
厂商： LATTICE SEMICONDUCTOR CORP
元件分类： FPGA
英文描述： FPGA, 1024 CLBS, 120000 GATES, 333 MHz, PQFP208
封装： SQFP2-208
文件页数： 36/77页
文件大小： 873K
代理商： OR3L165B8PS208-DB
41
PD78052, 78053, 78054, 78055, 78056, 78058
Data Sheet U12327EJ5V0DS00
DC Characteristics (TA = –40 to +85
°C, VDD = 2.0 to 6.0 V)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
Input voltage,
VIH1
P10 to P17, P21, P23, P30 to P32,
VDD = 2.7 to 6.0 V
0.7VDD
VDD
V
high
P35 to P37, P40 to P47, P50 to P57,
P64 to P67, P71, P120 to P127,
0.8VDD
VDD
V
P130, P131
VIH2
P00 to P06, P20, P22, P24 to P27,
VDD = 2.7 to 6.0 V
0.8VDD
VDD
V
P33, P34, P70, P72, RESET
0.85VDD
VDD
V
VIH3
P60 to P63
VDD = 2.7 to 6.0 V
0.7VDD
15
V
(N-ch open drain)
0.8VDD
15
V
VIH4
X1, X2
VDD = 2.7 to 6.0 V
VDD – 0.5
VDD
V
VDD – 0.2
VDD
V
VIH5
XT1/P07, XT2
4.5 V
≤ VDD ≤ 6.0 V
0.8VDD
VDD
V
2.7 V
≤ VDD < 4.5 V
0.9VDD
VDD
V
2.0 V
≤ VDD < 2.7 VNote 0.9VDD
VDD
V
Input voltage,
VIL1
P10 to P17, P21, P23, P30 to P32,
VDD = 2.7 to 6.0 V
0
0.3VDD
V
low
P35 to P37, P40 to P47, P50 to P57,
P64 to P67, P71, P120 to P127,
0
0.2VDD
V
P130, P131
VIL2
P00 to P06, P20, P22, P24 to P27,
VDD = 2.7 to 6.0 V
0
0.2VDD
V
P33, P34, P70, P72, RESET
0
0.15VDD
V
VIL3
P60 to P63
4.5 V
≤ VDD ≤ 6.0 V
0
0.3VDD
V
2.7 V
≤ VDD < 4.5 V
0
0.2VDD
V
0
0.1VDD
V
VIL4
X1, X2
VDD = 2.7 to 6.0 V
0
0.4
V
0
0.2
V
VIL5
XT1/P07, XT2
4.5 V
≤ VDD ≤ 6.0 V
0
0.2VDD
V
2.7 V
≤ VDD < 4.5 V
0
0.1VDD
V
2.0 V
≤ VDD < 2.7 VNote
0
0.1VDD
V
Output voltage, VOH
VDD = 4.5 to 6.0 V, IOH = –1 mA
VDD – 1.0
V
high
IOH = –100
AVDD – 0.5
V
Output voltage, VOL1
P50 to P57, P60 to P63
VDD = 4.5 to 6.0 V,
0.4
2.0
V
low
IOL = 15 mA
P01 to P06, P10 to P17, P20 to P27, VDD = 4.5 to 6.0 V,
0.4
V
P30 to P37, P40 to P47, P64 to P67, IOL = 1.6 mA
P70 to P72, P120 to P127, P130,
P131
VOL2
SB0, SB1, SCK0
VDD = 4.5 to 6.0 V,
0.2VDD
V
open drain,
pulled-up (R = 1 K
)
VOL3
IOL = 400
A
0.5
V
Note When using the P07/X1 pin as P07, the inverse phase of P07 should be input to XT2.
Remark
Unless specified otherwise, the characteristics of alternate-function pins are the same as those of port pins.
相关PDF资料
PDF描述
OR3L225B7PS432-DB FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432
OR3L225B7PS432I-DB FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432
OR3L225B7PS680-DB FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680
OR3L225B7PS680I-DB FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680
OR3L225B8PS432-DB FPGA, 1444 CLBS, 166000 GATES, 333 MHz, PBGA432
相关代理商/技术参数
参数描述
OR3L165B8PS240-DB 功能描述:FPGA - 现场可编程门阵列 8192 LUT 516 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
OR3L225B7BC432-DB 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
OR3L225B7BC432I-DB 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
OR3L225B7BM680-DB 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
OR3L225B7BM680I-DB 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*