- 您现在的位置：买卖IC网 > PDF目录189448 > OR3L165B8PS208-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 1024 CLBS, 120000 GATES, 333 MHz, PQFP208 PDF资料下载
参数资料
| 型号： | OR3L165B8PS208-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1024 CLBS, 120000 GATES, 333 MHz, PQFP208 |
| 封装： | SQFP2-208 |
| 文件页数： | 46/77页 |
| 文件大小： | 873K |
| 代理商： | OR3L165B8PS208-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页
50
PD78052, 78053, 78054, 78055, 78056, 78058
Data Sheet U12327EJ5V0DS00
(iii) SBI mode (SCK0 ... Internal clock output)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
SCK0 cycle time
tKCY3
VDD = 4.5 to 6.0 V
800
ns
3200
ns
SCK0 high-/low-level
tKH3,VDD = 4.5 to 6.0 V
tKCY3/2 – 50
ns
width
tKL3
tKCY3/2 – 150
ns
SB0, SB1 setup time
tSIK3
VDD = 4.5 to 6.0 V
100
ns
(to SCK0
↑)
300
ns
SB0, SB1 hold time
tKSI3
tKCY3/2
ns
(from SCK0
↑)
Delay time from SCK0
↓ tKSO3
R = 1 k
,VDD = 4.5 to 6.0 V
0
250
ns
to SB0, SB1 output
C = 100 pFNote
0
1000
ns
SB0, SB1
↓ from SCK0↑ tKSB
tKCY3
ns
SCK0
↓ from SB0, SB1↓ tSBK
tKCY3
ns
SB0, SB1 high-level
tSBH
tKCY3
ns
width
SB0, SB1 low-level
tSBL
tKCY3
ns
width
Note R and C are the load resistance and load capacitance of the SCK0, SB0, and SB1 output lines.
(iv) SBI mode (SCK0 ... External clock input)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
SCK0 cycle time
tKCY4
VDD = 4.5 to 6.0 V
800
ns
3200
ns
SCK0 high-/low-level
tKH4,VDD = 4.5 to 6.0 V
400
ns
width
tKL4
1600
ns
SB0, SB1 setup time
tSIK4
VDD = 4.5 to 6.0 V
100
ns
(to SCK0
↑)
300
ns
SB0, SB1 hold time
tKSI4
tKCY4/2
ns
(from SCK0
↑)
Delay time from SCK0
↓ tKSO4
R = 1 k
,VDD = 4.5 to 6.0 V
0
300
ns
to SB0, SB1 output
C = 100 pFNote
0
1000
ns
SB0, SB1
↓ from SCK0↑ tKSB
tKCY4
ns
SCK0
↓ from SB0, SB1↓ tSBK
tKCY4
ns
SB0, SB1 high-level
tSBH
tKCY4
ns
width
SB0, SB1 low-level
tSBL
tKCY4
ns
width
SCK0 rise, fall time
tR4, tF4
When using external device
160
ns
expansion function
When not using external device
1000
ns
expansion function
Note R and C are the load resistance and load capacitance of the SB0 and SB1 output lines.
相关PDF资料 |
PDF描述 |
|---|---|
| OR3L225B7PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS432I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS680-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B7PS680I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B8PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 333 MHz, PBGA432 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR3L165B8PS240-DB | 功能描述:FPGA - 现场可编程门阵列 8192 LUT 516 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BC432-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BC432I-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BM680-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BM680I-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。