- 您现在的位置：买卖IC网 > PDF目录189448 > OR3L165B8PS208-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 1024 CLBS, 120000 GATES, 333 MHz, PQFP208 PDF资料下载
参数资料
| 型号： | OR3L165B8PS208-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1024 CLBS, 120000 GATES, 333 MHz, PQFP208 |
| 封装： | SQFP2-208 |
| 文件页数： | 58/77页 |
| 文件大小： | 873K |
| 代理商： | OR3L165B8PS208-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页当前第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页
61
PD78052, 78053, 78054, 78055, 78056, 78058
Data Sheet U12327EJ5V0DS00
UART mode (external clock input):
t KCY13
t KH13
t KL13
tF13
tR13
ASCK
A/D Converter Characteristics (TA = –40 to +85
°C, AVDD = VDD = 2.0 to 6.0 V, AVSS = VSS = 0 V)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
Resolution
8
bit
Overall errorNote
2.7 V
≤ AVREF0 ≤ AVDD
±0.6
%
2.0 V
≤ AVREF0 < 2.7 V
±1.4
%
Conversion time
tCONV
19.1
200
s
Sampling time
tSAMP
12/fXX
s
Analog input voltage
VIAN
AVSS
AVREF0
V
Reference voltage
AVREF0
2.0
AVDD
V
Resistance between
RAIREF0
4
14
k
AVREF0 and AVSS
Note Excludes quantization error (
±1/2 LSB). This value is indicated as a ratio to the full-scale value.
Remark
fXX: Main system clock frequency (fX or fX/2)
fX: Main system clock oscillation frequency
D/A Converter Characteristics (TA = –40 to +85
°C, VDD = 2.0 to 6.0 V, AVSS = VSS = 0 V)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
Resolution
8
bit
Overall error
R = 2 M
Note 1
1.2
%
R = 4 M
Note 1
0.8
%
R = 10 M
Note 1
0.6
%
Settling time
C = 30 pFNote 1
4.5 V
≤ AVREF1 ≤ 6.0 V
10
s
2.7 V
≤ AVREF1 < 4.5 V
15
s
2.0 V
≤ AVREF1 < 2.7 V
20
s
Output resistance
RO
DACS0, DACS1 = 55HNote 2
10
k
Analog reference voltage
AVREF1
2.0
VDD
V
Resistance between
RAIREF1
DACS0, DACS1 = 55HNote 2
48
k
AVREF1 and AVSS
Notes 1. R and C are the D/A converter output pin load resistance and load capacitance, respectively.
2. Value for one D/A converter channel
Remark
DACS0 and DACS1: D/A conversion value setting registers 0 and 1
相关PDF资料 |
PDF描述 |
|---|---|
| OR3L225B7PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS432I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS680-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B7PS680I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B8PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 333 MHz, PBGA432 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR3L165B8PS240-DB | 功能描述:FPGA - 现场可编程门阵列 8192 LUT 516 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BC432-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BC432I-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BM680-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B7BM680I-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。