- 您现在的位置：买卖IC网 > PDF目录382626 > TMPR3904F MICROPROCESSOR|32-BIT|CMOS|QFP|208PIN|PLASTIC PDF资料下载
参数资料
| 型号： | TMPR3904F |
| 英文描述： | MICROPROCESSOR|32-BIT|CMOS|QFP|208PIN|PLASTIC |
| 中文描述： | 微处理器| 32位|的CMOS | QFP封装| 208PIN |塑料 |
| 文件页数： | 6/230页 |
| 文件大小： | 1451K |
| 代理商： | TMPR3904F |
第1页第2页第3页第4页第5页当前第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页
9.5.8 32-bit bus page mode burst read operation (Page mode MROM) ...........................................106
9.5.9 16-bit bus word normal mode burst read operation (ROM/SRAM)........................................107
9.5.10 16-bit bus page mode burst read (word) operation (Page mode MROM) .............................108
9.5.11 32-bit bus normal mode burst write (SRAM)........................................................................109
9.5.12 16-bit bus normal mode burst write (word) (SRAM; WE control write)...............................110
9.5.13 16-bit bus normal mode burst write (half word) (SRAM; WE control).................................111
9.6
Examples of MROM/EPROM Usage..............................................................................................112
9.7
Examples of SRAM Usage..............................................................................................................114
10 DMA CONTROLLER (DMAC)................................................................................................................116
10.1
Features............................................................................................................................................116
10.2
Configuration...................................................................................................................................117
10.2.1TX3904 internal connection .............................................................................................................117
10.2.2DMAC internal blocks......................................................................................................................118
10.2.3 Priority between modules.................................................................................................................118
10.3
Registers...........................................................................................................................................120
10.3.1 DMA control register (DCR).................................................................................................121
10.3.2 Channel control register (CCRn)...........................................................................................122
10.3.3 Channel status register (CSRn)..............................................................................................126
10.3.4 Source address register (SARn).............................................................................................129
10.3.5 Destination address register (DARn).....................................................................................130
10.3.6 Byte count register (BCR0n) .................................................................................................131
10.3.7 Next byte count register (NCR0/1)........................................................................................132
10.3.8 Data holding register (DHR) .................................................................................................133
10.4
Functions..........................................................................................................................................134
10.4.1 Overview................................................................................................................................134
10.4.2 Transfer requests....................................................................................................................138
10.4.3 Address modes.......................................................................................................................142
10.4.4 Burst transfer .........................................................................................................................147
10.4.5 Continue mode.......................................................................................................................147
10.4.6 Channel operation..................................................................................................................148
10.4.7 Endian switch function ..........................................................................................................152
10.5
Operations........................................................................................................................................153
10.5.1 Dual address mode.................................................................................................................153
10.5.2 Single address mode..............................................................................................................156
10.5.3 Input of DONE* signal..........................................................................................................159
10.5.4 Output of DONE* signal.......................................................................................................160
10.5.5 Note for DRAM refresh during DMA...................................................................................160
相关PDF资料 |
PDF描述 |
|---|---|
| TMPR3907F | MICROPROCESSOR|32-BIT|CMOS|QFP|208PIN|PLASTIC |
| TMPR3912AU | 32-Bit Microprocessor |
| TMPR3912AU-92 | Microprocessor |
| TMPR3912U | 32-Bit Microprocessor |
| TMPR3912XB-75 | Microprocessor |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMPR3907F | 制造商:未知厂家 制造商全称:未知厂家 功能描述:MICROPROCESSOR|32-BIT|CMOS|QFP|208PIN|PLASTIC |
| TMPR3911 | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:32-Bit TX System RISC TX39 Family |
| TMPR3912 | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:32-Bit TX System RISC TX39 Family |
| TMPR3912AU | 制造商:未知厂家 制造商全称:未知厂家 功能描述:32-Bit Microprocessor |
| TMPR3912AU-92 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Microprocessor |
发布紧急采购，3分钟左右您将得到回复。