参数资料
| 型号： | XCF128XFTG64C |
| 厂商： | Xilinx Inc |
| 文件页数： | 43/88页 |
| 文件大小： | 0K |
| 描述： | IC PROM SRL 128M GATE 64-FTBGA |
| 标准包装： | 1 |
| 可编程类型： | 系统内可编程 |
| 存储容量： | 128Mb |
| 电源电压： | 1.7 V ~ 2 V |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 64-TBGA |
| 供应商设备封装： | 64-TFBGA |
| 包装： | 托盘 |
| 产品目录页面： | 601 (CN2011-ZH PDF) |
| 其它名称： | 122-1578 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页当前第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页
Platform Flash XL High-Density Configuration and Storage Device
DS617 (v3.0.1) January 07, 2010
Product Specification
48
R
Table 28: Asynchronous Read AC Characteristics
Symbol
Alt
Parameter
Voltage Range
Units
VDDQ =
2.3V to 2.7V
VDDQ =
3.0V to 3.6V
Rea
d
Ti
mi
ng
s
TAVAV
TRC
Address valid to next address valid
Min
85
ns
TAVQV
TACC
Address valid to output valid (random)
Max
85
ns
TAVQV1
TPAGE
Address valid to output valid (page)
Max
30
ns
TAXQX(1)
TOH
Address transition to output transition
Min
0
ns
TELTV
Chip enable Low to wait valid
Max
17
ns
TELQV(2)
TCE
Chip enable Low to output valid
Max
85
ns
TELQX(1)
TLZ
Chip enable Low to output transition
Min
0
ns
TEHTZ
Chip enable High to wait Hi-Z
Max
17
ns
TEHQX(1)
TOH
Chip enable High to output transition
Min
0
ns
TEHQZ(1)
THZ
Chip enable High to output Hi-Z
Max
17
ns
TGLQV(2)
TOE
Output enable Low to output valid
Max
25
ns
TGLQX(1)
TOLZ
Output enable Low to output transition
Min
0
ns
TGLTV
Output enable Low to wait valid
Max
17
ns
TGHQX(1)
TOH
Output enable High to output transition
Min
0
ns
TGHQZ(1)
TDF
Output enable High to output Hi-Z
Max
17
ns
TGHTZ
Output enable High to wait Hi-Z
Max
17
ns
Latc
h
T
imi
ng
s
TAVLH
TAVADVH
Address valid to latch enable High
Min
10
ns
TELLH
TELADVH
Chip enable Low to latch enable High
Min
10
ns
TLHAX
TADVHAX
Latch enable High to address transition
Min
9
ns
TLLLH
TADVLADVH
Latch enable pulse width
Min
10
ns
TLLQV
TADVLQV
Latch enable Low to output valid
(random)
Max
85
ns
Notes:
1.
Sampled only, not 100% tested.
2.
G may be delayed by up to TELQV – TGLQV after the falling edge of E without increasing tELQV.
相关PDF资料 |
PDF描述 |
|---|---|
| XCF32PFS48C | IC PROM SRL 1.8V 32M 48CSBGA |
| XCR3256XL-7CS280C | IC CPLD 256MCELL 3.3V HP 280CSP |
| XCS10-3VQG100C | IC FPGA 5V C-TEMP 100-VQFP |
| XCV600E-8HQ240C | IC FPGA 1.8V C-TEMP 240-HQFP |
| XCV812E-8FG900C | IC FPGA 1.8V C-TEMP 900-FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XCF128XFTG64CES | 制造商:Xilinx 功能描述: |
| XCF12-L4Z1 | 制造商:SAIA - BURGESS ELECTRONICS INC. 功能描述:Catalogue / XCF12-L4Z1 |
| XCF12-S1 | 制造商:SAIA - BURGESS ELECTRONICS INC. 功能描述:Catalogue / XCF12-S1 |
| XCF13-S1 | 制造商:SAIA - BURGESS ELECTRONICS INC. 功能描述:Catalogue / XCF13-S1 |
| XCF16P | 制造商:XILINX 制造商全称:XILINX 功能描述:Platform Flash In-System Programmable Configuration PROMs |
发布紧急采购，3分钟左右您将得到回复。