- 您现在的位置：买卖IC网 > PDF目录9660 > ADN2818ACPZ-RL7 (Analog Devices Inc)IC CLOCK/DATA RECOVERY 32-LFCSP PDF资料下载
参数资料
| 型号： | ADN2818ACPZ-RL7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 39/40页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK/DATA RECOVERY 32-LFCSP |
| 标准包装： | 1,500 |
| 类型： | 时钟和数据恢复（CDR），多路复用器 |
| PLL： | 是 |
| 主要目的： | SONET/SDH |
| 输入： | CML |
| 输出： | CML |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:2 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 2.7GHz |
| 电源电压： | 3 V ~ 3.6 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 32-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 32-LFCSP-VQ（5x5） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页当前第39页第40页
ADN2817/ADN2818
Data Sheet
Rev. E | Page 8 of 40
BIT ERROR RATE MONITOR SPECIFICATIONS
TA = TMIN to TMAX, VCC = VMIN to VMAX, VEE = 0 V, CF = 0.47 F, SLICEP = SLICEN = VEE, input data pattern: PRBS 223 1,
unless otherwise noted.
Table 4.
Parameter
Conditions
Min
Typ
Max
Unit
BERMON Extrapolation Mode
I2C-controlled eye profiling
Final Computed BER Accuracy
Input BER range 1 × 103 to 1 × 1012,
input deterministic jitter (DJ) < 0.4 UI,
DJ ceiling > 1 × 102; asymmetry < 0.1 UI;
requires external data processing algorithms
to implement Q factor extrapolation
±1
Decades
Number of Bits (NUMBITS)
Number of data bits to collect pseudo errors;
user programmable in increment factors of
23 over the range 218 to 239
218
239
UI
Pseudo BER (PBER) Measurement
Time
NUMBITS/
data rate
sec
BER Range
5 × 102
BER
Sample Phase Adjust Resolution
6
Degrees
Sample Phase Adjust Accuracy
<6
Degrees
Sample Phase Adjust Range
With respect to normal sampling instant
0.5
+0.5
UI
Minimum Input Signal Level
Differential peak to peak
4
mV
Power Increase
BER enabled
160
mW
BER standby
77
mW
BERMON Voltage Output Mode
Analog voltage output
BER Accuracy
Input BER range 1 × 103 to 1 × 109,
input DJ = 0 UI, DJ ceiling > 1 × 102;
asymmetry = 0 UI; BER is read as a voltage on
the VBER pin, when the BER mode pin = VEE
±1
Decades
Input BER range 1 × 103 to 1 × 109,
input DJ = 0.2 UI, DJ ceiling > 1 × 102;
asymmetry = 0 UI; BER is read as a voltage on
the VBER pin, when the BER mode pin = VEE
+1/2
Decades
NUMBITS
Number of data bits to collect pseudo errors
227
UI
Measurement Time
2.5 Gbps
0.054
sec
1 Gbps
0.134
sec
155 Mbps
0.865
sec
10 Mbps
1.34
sec
VBER Voltage Range
Via 3 k resistor to VEE
0.1
0.9
V
Minimum Input Signal Level
Differential peak to peak
4
mV
Power Increase
BER voltage mode
160
mW
Sample Phase Adjust Mode
Sample Phase Adjust Step Size
Monotonic
6
Degrees
Sample Phase Adjust Accuracy
<6
Degrees
Sample Phase Adjust Range
With respect to normal sampling instant
0.5
+0.5
UI
Power Increase
160
mW
相关PDF资料 |
PDF描述 |
|---|---|
| MS27472E24B35SA | CONN RCPT 128POS WALL MNT W/SCKT |
| MS27468T25B19P | CONN RCPT 19POS JAM NUT W/PINS |
| SY87701LZG | IC CLOCK/DATA RECOVERY 28-SOIC |
| VI-21Z-MV-F2 | CONVERTER MOD DC/DC 2V 60W |
| SY87721LHY TR | IC CLOCK/DATA RECOVERY 64-TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADN2819 | 制造商:AD 制造商全称:Analog Devices 功能描述:Multirate to 2.7 Gb/s Clock and Data Recovery IC with Integrated Limiting Amp |
| ADN2819ACP-CML | 制造商:Analog Devices 功能描述:CDR 2488.32Mbps/2666.06Mbps SONET/SDH 48-Pin LFCSP EP Tray 制造商:Rochester Electronics LLC 功能描述:MULTI-RATE 2.7GBPS CDR/ PA LOW POWER I.C - Bulk |
| ADN2819ACP-CML-RL | 制造商:Analog Devices 功能描述:CDR 2488.32Mbps/2666.06Mbps SONET/SDH 48-Pin LFCSP EP T/R |
| ADN2819ACPZ-CML | 功能描述:IC CLOCK/DATA RECOVERY 48LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ADN2819ACPZ-CML1 | 制造商:AD 制造商全称:Analog Devices 功能描述:Multirate to 2.7 Gb/s Clock and Data Recovery IC with Integrated Limiting Amp |
发布紧急采购，3分钟左右您将得到回复。