参数资料
| 型号： | CORE8051-AR |
| 厂商： | Microsemi SoC |
| 文件页数： | 38/41页 |
| 文件大小： | 0K |
| 描述： | IP MODULE CORE8051 |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页当前第38页第39页第40页第41页
Core8051
rst
clk
debugreq
debugack
debugstep
debugprog
fetch
flush
instr
NOP
LCALL
LJMP
Figure 23 ? The Run/Stop Control
Single-Step Mode
To execute one instruction in the debug mode, the OCI
asserts a signal debugstep for one system clock. The CPU
responds by negating debugack, executing one user or
rst
clk
debugreq
debugack
debugstep
debugprog
fetch
flush
debugger instruction, and then asserting debugack. The
OCI can set debugprog high for execution of a debugger
instruction or set debugprog low for execution of a user
instruction (see Figure 24 ).
instr
user instr NOP
usr instr CPL bit NOP
LCALL
LJMP
Figure 24 ? Single-Step Mode
Software Breakpoint
When the CPU executes the opcode 0xA5, the core enters
debug mode and asserts the debugack signal. The
rst
clk
debugreq
debugack
debugstep
debugprog
fetch
flush
debugger responds by setting debugreq high. The CPU
leaves the debug mode when debugreq is high for at
least one clock period and then goes low.
instr
A5
NOP
LCALL
LJMP
Figure 25 ? Software Breakpoint
38
v6.0
相关PDF资料 |
PDF描述 |
|---|---|
| COREFFT-RM | IP MODULE COREFFT |
| COREFIR-RM | IP MODULE COREFIR |
| COREPCIF-RM | IP MODULE COREPCIF |
| COREU1LL-AR | IP MODULE COREU1LL |
| COREU1PHY-AR | IP MODULE COREU1PHY |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CORE8051-EV | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Core8051 |
| CORE8051-SN | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Core8051 |
| CORE8051-SR | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Core8051 |
| CORE8051-UR | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Core8051 |
| CORE8051-XX | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Core8051 |
发布紧急采购，3分钟左右您将得到回复。