收藏本站
参数资料
型号： DS32512N#
厂商： Maxim Integrated Products
文件页数： 129/130页
文件大小： 0K
描述： IC LIU DS3/E3/STS-1 484-BGA
产品培训模块： Lead (SnPb) Finish for COTS
Obsolescence Mitigation Program
标准包装： 60
类型： 线路接口装置（LIU）
规程： DS3
电源电压： 3.135 V ~ 3.465 V
安装类型： 表面贴装
封装/外壳： 484-BGA
供应商设备封装： 484-BGA（23x23）
包装： 管件
DS32506/DS32508/DS32512
98 of 130
Table 11-8. Parallel CPU Interface Timing
(VDD18 = 1.8V
±5%, VDD33 = 3.3V ±5%, AVDD = 1.8V ±5%, TA = -40°C to +85°C.)
(See Figure 11-3, Figure 11-4, Figure 11-5, Figure 11-6, Figure 11-7, Figure 11-8, Figure 11-9, and
Figure 11-10.)
PARAMETER
SYMBOL MIN TYP MAX
UNITS
Setup Time for A[10:0] Valid to RD, WR, or DS Active (Notes 1, 2)
t1
0
ns
Setup Time for CS Active to RD, WR, or DS Active
t2
0
ns
Delay Time from RD or DS Active to D[15:0] Valid Without RDY/ACK
Handshake
t3a
65
ns
Delay Time from RDY or ACK Active to D[15:0] Valid
t3b
20
ns
Hold Time from RD, WR, or DS Inactive to CS Inactive
t4
0
ns
Delay from CS, RD, or DS Inactive to D[15:0] Invalid (Note 3)
t5
2
ns
Wait Time from WR or DS Active to Latch D[15:0] Without RDY/ACK
Handshake
t6a
65
ns
Wait Time from RDY or ACK Active to Latch D[15:0]
t6b
20
ns
D[15:0] Setup Time to WR or DS Inactive
t7
10
ns
D[15:0] Hold Time from WR or DS Inactive
t8
2
ns
A[10:0] Hold Time from WR, RD, or DS Inactive
t9a
5
ns
Delay from WR, RD, or DS Inactive to ALE Active
t9b
20
ns
RD, WR, or DS Inactive Time
t10
75
ns
Muxed Address Valid to ALE Inactive (Note 4)
t11
10
ns
Muxed Address Hold Time from ALE Inactive (Note 4)
t12
10
ns
ALE Pulse Width (Note 4)
t13
20
ns
Setup Time for ALE High or Muxed Address Valid to CS Active
(Notes 4, 5, 6)
t14
0
ns
Delay from CS Inactive to D[15:0] Disable
t15
15
ns
Delay from CS Active to RDY/ACK Enable
t16
15
ns
Delay from CS, RD, WR, or DS Inactive to RDY/ACK Inactive (Note 7)
t17
2
ns
Delay from CS Inactive to RDY/ACK Disable
t18
15
ns
Note 1:
D[15:0] loaded with 50pF when tested as outputs.
Note 2:
If a gapped clock is applied on TCLK and local loopback is enabled, read cycle time must be extended by the length of the largest
TCLK gap.
Note 3:
Not tested during production test.
Note 4:
In nonmultiplexed bus applications (Figure 11-3 to Figure 11-6), ALE should be wired high. In multiplexed bus applications (Figure
11-7 to Figure 11-10), A[10:0] should be wired to D[15:0] and the falling edge of ALE latches the address.
Note 5:
t14 starts at the occurrence of the rising edge of ALE or A[10:0] valid whichever occurs later.
Note 6:
In order to avoid bus contention, during a read cycle A[10:0] should be disabled prior to RD or DS being active.
Note 7:
RDY/ACK may be disabled (t18) before going inactive (t17).
相关PDF资料
PDF描述
MAX1228AEEP+T IC ADC 12BIT 300KSPS 20-QSOP
VI-26W-IU-F4 CONVERTER MOD DC/DC 5.5V 200W
DS32512+ IC LIU DS3/E3/STS-1 484-BGA
VI-26W-IU-F2 CONVERTER MOD DC/DC 5.5V 200W
M83723/71W1020Y CONN RCPT 2POS WALL MT W/SCKT
相关代理商/技术参数
参数描述
DS32512N# 功能描述:网络控制器与处理器 IC 12-Port DS3/E3/STS-1 Line Interface Unit RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
DS32512N+ 功能描述:网络控制器与处理器 IC 12-Port DS3/E3/STS-1 Line Interface Unit RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
DS32512NA2 制造商:Maxim Integrated Products 功能描述:DS32512 X12 DS3/E3 LIU REVA2 IND - Rail/Tube
DS32512NW 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
DS32512W 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*