- 您现在的位置：买卖IC网 > Datasheet目录324 > EVAL-ADUC7060QSPZ (Analog Devices Inc)KIT DEV QUICK START ADUC7060 Datasheet资料下载
参数资料
| 型号： | EVAL-ADUC7060QSPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 10/100页 |
| 文件大小： | 0K |
| 描述： | KIT DEV QUICK START ADUC7060 |
| 产品变化通告： | ADuC7060/1 Idd Specification Change 01/Feb/2010 |
| 设计资源： | ADUC7060 Gerber Files EVAL-ADuC7060 schematic |
| 标准包装： | 1 |
| 系列： | QuickStart™ PLUS 套件 |
| 类型： | MCU |
| 适用于相关产品： | ADuC7060 |
| 所含物品： | 评估板、电源、缆线、软件、仿真器和说明文档 |
| 其它名称： | Q5189809 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页当前第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页
ADuC7060
SPI Timing
Table 3. SPI Master Mode Timing (Phase Mode = 1)
Parameter
Description
Min
Typ
Max
Unit
t SL
t SH
t DAV
t DSU
t DHD
SCLOCK low pulse width 1
SCLOCK high pulse width 1
Data output valid after SCLOCK edge
Data input setup time before SCLOCK edge 2
Data input hold time after SCLOCK edge 2
1 × t UCLK
2 × t UCLK
(SPIDIV + 1) × t HCLK
(SPIDIV + 1) × t HCLK
25
ns
ns
ns
ns
ns
t DF
t DR
t SR
t SF
Data output fall time
Data output rise time
SCLOCK rise time
SCLOCK fall time
30
30
30
30
40
40
40
40
ns
ns
ns
ns
1
2
t HCLK depends on the clock divider or CD bits in PLLCON MMR. t HCLK = t UCLK /2 CD .
t UCLK = 97.6 ns. It corresponds to the 10.24 MHz internal clock from the PLL before the clock divider.
SCLOCK
(POLARITY = 0)
SCLOCK
(POLARITY = 1)
MOSI
MISO
t SH
t DAV
t SL
MSB
MSB IN
t DF
t DR
BITS 6 TO 1
BITS 6 TO 1
t SR
t SF
LSB
LSB IN
t DSU
t DHD
Figure 3. SPI Master Mode Timing (Phase Mode = 1)
Table 4. SPI Master Mode Timing (Phase Mode = 0)
Parameter
Description
Min
Typ
Max
Unit
t SL
t SH
t DAV
t DOSU
t DSU
t DHD
SCLOCK low pulse width 1
SCLOCK high pulse width 1
Data output valid after SCLOCK edge
Data output setup before SCLOCK edge
Data input setup time before SCLOCK edge 2
Data input hold time after SCLOCK edge 2
1 × t UCLK
2 × t UCLK
(SPIDIV + 1) × t HCLK
(SPIDIV + 1) × t HCLK
25
90
ns
ns
ns
ns
ns
ns
t DF
t DR
t SR
t SF
Data output fall time
Data output rise time
SCLOCK rise time
SCLOCK fall time
30
30
30
30
40
40
40
40
ns
ns
ns
ns
1
2
t HCLK depends on the clock divider or CD bits in PLLCON MMR. t HCLK = t UCLK /2 CD .
t UCLK = 97.6 ns. It corresponds to the 10.24 MHz internal clock from the PLL before the clock divider.
Rev. 0 | Page 10 of 100
相关PDF资料 |
PDF描述 |
|---|---|
| EVAL-ADUC845QSPZ | KIT DEV QUICK START ADUC845 |
| EVAL-ADUM3070EBZ | BOARD EVAL FOR ADUM3070 |
| EVAL-SDP-CB1Z | BOARD EVALUATION FOR SDP-CB1 |
| EVB51JM128 | BOARD EVAL FOR MCF51JM128 MCU |
| EVBQE128 | BOARD EVAL FLEXIS QE128 FAMILY |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EVAL-ADUC7060QSPZU1 | 制造商:Analog Devices 功能描述: |
| EVALADUC7060QSPZU2 | 制造商:Analog Devices 功能描述:QUICK START DEVELOPMENT SYSTEM - Boxed Product (Development Kits) |
| EVAL-ADUC7061MKZ | 功能描述:开发板和工具包 - ARM Quick Start Development System RoHS:否 制造商:Arduino 产品:Development Boards 工具用于评估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口类型:DAC, ICSP, JTAG, UART, USB 工作电源电压:3.3 V |
| EVAL-ADUC7061MKZ | 制造商:Analog Devices 功能描述:ADUC7061MKZ EvaluationBoard |
| EVAL-ADUC7061MKZU2 | 制造商:Analog Devices 功能描述:PN may be NE CE 制造商:Analog Devices 功能描述:EVALUATION CONTROL BOARD - Boxed Product (Development Kits) |
发布紧急采购，3分钟左右您将得到回复。