参数资料
型号: L64005-F
厂商: LSI CORP
元件分类: 消费家电
英文描述: SPECIALTY CONSUMER CIRCUIT, PQFP160
封装: PLASTIC, QFP-160
文件页数: 32/272页
文件大小: 1252K
代理商: L64005-F
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页当前第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页
L64005 MPEG-2 Audio/Video Decoder Technical Manual
3-11
Final Rev F
Copyright 1996 by LSI Logic Corporation. All rights reserved.
are two basic modes of operation: master mode and slave mode,
selected by clearing or setting EXCLK (Group 6 Register 48 bit 0)
respectivley. In master mode, the L64005 generates BCLK and LRCLK
from the SYSCLK clock reference using an internal divider. Jittering the
BCLK and LRCLK signals yields, on average, an accurate audio sample
rate. In slave mode, the L64005 takes the oversampling clock reference
provided on the ACLK pin as an accurate external DAC clock reference.
Typically, this clock is either 256 or 384 times the sampling frequency.
The L64005 downsamples this reference clock to produce jitter-free
BCLK and LRCLK signals.
BCLK
Serial DAC Bit Clock
Output
BCLK is an output clock with programmable frequency.
Clocks the ASDATA bit into the DAC on its rising edge.
BCLK can be set under program control. See Chapter 7,
LRCLK
Serial DAC Left/Right Clock
Output
LRCLK is an output clock with programmable frequency.
LRCLK indicates which samples belong to the left and
right stereo channels. This signal can be programmed to
be active HIGH or active LOW. Set the LRP bit in Group
6, Register 48 to reverse the polarity of LRCLK.
ASDATA
Audio Serial Data Line
Output
ASDATA carries serial audio data. The format is program-
mable. See Chapter 7, “Audio Decoder,” for details.
ACLK
External Audio Clock
Input
When in slave mode, this clock is used as a reference for
the audio output stage. It is typically either 256 or 384
times the audio sampling frequency, as determined by
the programmable NCO. Refer to the subsection entitled
3.6
PLL Interface
The PLL interface supports L64005’s on-chip PLL module.
AGND
PLL Analog Ground
Input
AGND connects to a ground plane that isolates AGND
from the digital plane of the L64005 chip. This isolated
connection helps avoid noise that could propagate from
相关PDF资料
PDF描述
L64007 SPECIALTY CONSUMER CIRCUIT, PQFP160
L64013A1 SPECIALTY CONSUMER CIRCUIT, PQFP100
L64014A SPECIALTY CONSUMER CIRCUIT, PQFP144
L64015 SPECIALTY CONSUMER CIRCUIT, PQFP144
L64020XDC SPECIALTY CONSUMER CIRCUIT, CBGA208
相关代理商/技术参数
参数描述
L64010ADC 制造商:未知厂家 制造商全称:未知厂家 功能描述:Multiplier/Accumulator
L64010ADCC 制造商:未知厂家 制造商全称:未知厂家 功能描述:Multiplier/Accumulator
L64010ADM 制造商:未知厂家 制造商全称:未知厂家 功能描述:Multiplier/Accumulator
L64010ADMB 制造商:未知厂家 制造商全称:未知厂家 功能描述:Multiplier/Accumulator
L64010ADMC 制造商:未知厂家 制造商全称:未知厂家 功能描述:Multiplier/Accumulator