- 您现在的位置：买卖IC网 > PDF目录4054 > MPC603RVG200LC (Freescale Semiconductor)MPU RISC PID7V-603E 255FCCBGA PDF资料下载
参数资料
| 型号： | MPC603RVG200LC |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 14/31页 |
| 文件大小： | 0K |
| 描述： | MPU RISC PID7V-603E 255FCCBGA |
| 标准包装： | 60 |
| 系列： | MPC6xx |
| 处理器类型： | 32-位 MPC603e PowerPC |
| 速度： | 200MHz |
| 电压： | 2.5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 255-BCBGA 裸露焊盘，255-FCCBGA |
| 供应商设备封装： | 255-FCCBGA（21x21） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页当前第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页
PID7t-603e Hardware Specifications, Rev. 5
Freescale Semiconductor
21
System Design Information
8.1
PLL Configuration
The 603e PLL is configured by the PLL_CFG[0–3] signals. For a given SYSCLK (bus) frequency, the
PLL configuration signals set the internal CPU and VCO frequency of operation. The PLL configuration
for the PID7t-603e is shown in this table for nominal frequencies.
8.2
PLL Power Supply Filtering
The AVdd power signal is provided on the 603e to provide power to the clock generation phase-locked
loop. To ensure stability of the internal clock, the power supplied to the AVdd input signal should be filtered
Table 12. PLL Configuration
PLL_CFG[0:3]
CPU Frequency in MHz (VCO Frequency in MHz)
Bus-to-Core
Multiplier
Core-to-VCO
Multiplier
Bus
25 MHz
Bus
33.33 MHz
Bus
40 MHz
Bus
50 MHz
Bus
60 MHz
Bus
66.67 MHz
Bus
75 MHz
0100
2x
—
150
(300)
0101
2x
4x
—
804
(320)
100
(400)
120
(480)
133
(532)
150
(600)
0110
2.5x
2x
—
150
(300)
166
(333)
187
(375)
1000
3x
2x
—
150
(300)
180
(360)
200
(400)
225
(450)
1110
3.5x
2x
—
175
(350)
210
(420)
233 (466)
263
(525)
1010
4x
2x
—
160
(320)
200
(400)
240
(480)
267 (533)
300
(600)
0111
4.5x
2x
—
150
(300)
180
(360)
225
(450)
270
(540)
300 (600)
—
1011
5x
2x
—
166
(333)
200
(400)
250
(500)
300
(600)
——
1001
5.5x
2x
—
183 (366)
220
(440)
275
(550)
———
1101
6x
2x
150
(300)
200
(400)
240
(480)
300
(600)
———
0011
PLL bypass
1111
Clock off
Note:
1. Some PLL configurations may select bus, CPU, or VCO frequencies which are not supported; see Section 4.2.1, “Clock
AC Specifications,” for valid SYSCLK and VCO frequencies.
2. In PLL-bypass mode, the SYSCLK input signal clocks the internal processor directly, the PLL is disabled, and the bus
mode is set for 1:1 mode operation. This mode is intended for factory use only.
Note: The AC timing specifications given in this document do not apply in PLL-bypass mode.
3. In clock-off mode, no clocking occurs inside the 603e regardless of the SYSCLK input.
4. 80 MHz operation is not supported for the PBGA package (see Table 7).
相关PDF资料 |
PDF描述 |
|---|---|
| IDT7006S35J8 | IC SRAM 128KBIT 35NS 68PLCC |
| XF2J-1824-11A | CONN FPC 18POS 0.5MM PITCH SMD |
| IDT7006S25J8 | IC SRAM 128KBIT 25NS 68PLCC |
| IDT7006S20J8 | IC SRAM 128KBIT 20NS 68PLCC |
| MPC862PZQ80B | IC MPU PWRQUICC 80MHZ 357-PBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC603RVG300LC | 功能描述:微处理器 - MPU 603R REV2.1 HIP3 RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MPC603RZT200LC | 功能描述:微处理器 - MPU 603E 255PBGA RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MPC604E | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:PowerPC 604e-TM RISC Microprocessor Technical Summary |
| MPC6071 | 制造商:International Rectifier 功能描述: |
| MPC616 | 制造商:Hammond Manufacturing 功能描述:6" X 16" MAGNET PANEL COVER |
发布紧急采购，3分钟左右您将得到回复。