参数资料
| 型号： | TDGL007 |
| 厂商： | Microchip Technology |
| 文件页数： | 154/374页 |
| 文件大小： | 0K |
| 描述： | BOARD MOTOR CTRL DSPIC337128MC |
| 设计资源： | Cerebot MC7 Schematics |
| 标准包装： | 1 |
| 主要目的： | 电源管理，电机控制 |
| 嵌入式： | 是，MCU，16 位 |
| 已用 IC / 零件： | dsPIC33FJ128MC706A |
| 主要属性： | 四个24V/5A半桥电路 |
| 次要属性： | 8RC伺服连接器 |
| 已供物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页当前第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页
dsPIC33FJXXXMCX06A/X08A/X10A
10.2.2
IDLE MODE
Doze mode is enabled by setting the DOZEN bit
Idle mode has the following features:
? The CPU stops executing instructions.
? The WDT is automatically cleared.
? The system clock source remains active. By
default, all peripheral modules continue to operate
normally from the system clock source, but can
? If the WDT or FSCM is enabled, the LPRC also
remains active.
The device will wake from Idle mode on any of the
following events:
? Any interrupt that is individually enabled
? Any device Reset
? A WDT time-out
On wake-up from Idle, the clock is reapplied to the CPU
and instruction execution will begin (2-4 clock cycles
later), starting with the instruction following the PWRSAV
instruction or the first instruction in the ISR.
10.2.3 INTERRUPTS COINCIDENT WITH
POWER SAVE INSTRUCTIONS
(CLKDIV<11>). The ratio between peripheral and core
clock speed is determined by the DOZE<2:0> bits
(CLKDIV<14:12>). There are eight possible
configurations, from 1:1 to 1:128, with 1:1 being the
default setting.
It is also possible to use Doze mode to selectively
reduce power consumption in event-driven applica-
tions. This allows clock-sensitive functions, such as
synchronous communications, to continue without
interruption while the CPU idles, waiting for something
to invoke an interrupt routine. Enabling the automatic
return to full-speed CPU operation on interrupts is
enabled by setting the ROI bit (CLKDIV<15>). By
default, interrupt events have no effect on Doze mode
operation.
For example, suppose the device is operating at
20 MIPS and the CAN module has been configured for
500 kbps based on this device operating speed. If the
device is now placed in Doze mode with a clock
frequency ratio of 1:4, the CAN module continues to
communicate at the required bit rate of 500 kbps, but
the CPU now starts executing instructions at a
frequency of 5 MIPS.
Any interrupt that coincides with the execution of a
10.4
Peripheral Module Disable
PWRSAV instruction is held off until entry into Sleep or
Idle mode has completed. The device then wakes up
from Sleep or Idle mode.
The Peripheral Module Disable registers (PMD)
provide a method to disable a peripheral module by
stopping all clock sources supplied to that module.
10.3
Doze Mode
When a peripheral is disabled via the appropriate PMD
control bit, the peripheral is in a minimum power
Generally, changing clock speed and invoking one of the
power-saving modes are the preferred strategies for
reducing power consumption. There may be
circumstances, however, where this is not practical. For
example, it may be necessary for an application to
maintain uninterrupted synchronous communication,
even while it is doing nothing else. Reducing system
clock speed may introduce communication errors, while
using a power-saving mode may stop communications
consumption state. The control and status registers
associated with the peripheral are also disabled, so
writes to those registers will have no effect and read
values will be invalid.
A peripheral module is only enabled if both the associ-
ated bit in the PMD register is cleared and the peripheral
is supported by the specific dsPIC ? DSC variant. If the
peripheral is present in the device, it is enabled in the
PMD register by default.
completely.
Doze mode is a simple and effective alternative method
to reduce power consumption while the device is still
executing code. In this mode, the system clock
continues to operate from the same source and at the
same speed. Peripheral modules continue to be
clocked at the same speed, while the CPU clock speed
is reduced. Synchronization between the two clock
domains is maintained, allowing the peripherals to
access the SFRs while the CPU executes code at a
slower rate.
DS70594D-page 154
Note:
If a PMD bit is set, the corresponding
module is disabled after a delay of
1 instruction cycle. Similarly, if a PMD bit
is cleared, the corresponding module is
enabled after a delay of 1 instruction cycle
(assuming the module control registers
are already configured to enable module
operation).
? 2009-2012 Microchip Technology Inc.
相关PDF资料 |
PDF描述 |
|---|---|
| TEACL-PIC-DB | ADAPTER DEBUG TEACLIPPER/PICICD2 |
| TEACL-STAMP-DB | ADAPTER DEBUG TEACLIPPER/STAMP |
| TEH-9P | CONN DB9 PLUG IDC PLASTIC |
| TEH-9S | CONN DB9 SOCKET IDC PLASTIC |
| TEMPCOMPRTC-RD | KIT REF DES TEMP COMPENS RTC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TDGL008 | 功能描述:开发板和工具包 - PIC / DSPIC Digilent Cerebot MX3ck Dev Brd RoHS:否 制造商:Microchip Technology 产品:Starter Kits 工具用于评估:chipKIT 核心:Uno32 接口类型: 工作电源电压: |
| TDGL009 | 功能描述:开发板和工具包 - PIC / DSPIC Digilent Cerebot MX4cK Dev Brd RoHS:否 制造商:Microchip Technology 产品:Starter Kits 工具用于评估:chipKIT 核心:Uno32 接口类型: 工作电源电压: |
| TDGL010 | 功能描述:开发板和工具包 - 其他处理器 Digilent Cerebot MX7cK Dev Brd RoHS:否 制造商:Freescale Semiconductor 产品:Development Systems 工具用于评估:P3041 核心:e500mc 接口类型:I2C, SPI, USB 工作电源电压: |
| TDGL011 | 功能描述:MODULE DIGILENT PMOD WIFI RoHS:是 类别:RF/IF 和 RFID >> RF 评估和开发套件，板 系列:Digilent 标准包装:1 系列:- 类型:GPS 接收器 频率:1575MHz 适用于相关产品:- 已供物品:模块 其它名称:SER3796 |
| TDGL012 | 功能描述:MODULE DIGILENT PMODRF2 RoHS:是 类别:RF/IF 和 RFID >> RF 评估和开发套件，板 系列:Digilent 标准包装:1 系列:- 类型:GPS 接收器 频率:1575MHz 适用于相关产品:- 已供物品:模块 其它名称:SER3796 |
发布紧急采购，3分钟左右您将得到回复。