- 您现在的位置：买卖IC网 > PDF目录98267 > TMX320C6474ZUN (TEXAS INSTRUMENTS INC) SPECIALTY CONSUMER CIRCUIT, PBGA561 PDF资料下载
参数资料
| 型号： | TMX320C6474ZUN |
| 厂商： | TEXAS INSTRUMENTS INC |
| 元件分类： | 消费家电 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PBGA561 |
| 封装： | 23 X 23 MM, ROHS COMPLIANT, PLASTIC, FCBGA-561 |
| 文件页数： | 162/204页 |
| 文件大小： | 2220K |
| 代理商： | TMX320C6474ZUN |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页当前第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页
5.3 Memory Protection
TMS320C6474
Multicore Digital Signal Processor
SPRS552 – OCTOBER 2008
www.ti.com
Global addresses that are accessible to all masters in the system are in all memory local to the
processors. Additionally, local memory can be accessed directly by the associated processor through
aliased addresses, where the eight MSBs are masked to zero. The aliasing is handled within the C64x+
Megamodule and allows for common code to be run unmodified on multiple cores. For example, address
location 0x10800000 is the global base address for C64x+ Megamodule Core 0's L2 memory. C64x+
Megamodule Core 0 can access this location by either using 0x10800000 or 0x00800000. Any other
master on the device must use 0x10800000 only. Conversely, 0x00800000 can by used by any of the
three cores as their own L2 base addresses. For C64x+ Megamodule Core 0, as mentioned this is
equivalent to 0x10800000, for C64x+ Megamodule Core 1 this is equivalent to 0x11800000, and for
C64x+ Megamodule Core 2 this is equivalent to 0x12800000. Local addresses should only be used for
shared code or data, allowing a single image to be included in memory. Any code/data targeted to a
specific core, or a memory region allocated during run-time by a particular core should always use the
global address only.
When accessing the internal ROM of the DSP, the CPU frequency must always be less than 750 MHz.
Therefore, when using a software boot mode, care must be taken so that the CPU frequency does not
exceed 750 MHz at any point during the boot sequence. After the boot sequence has completed, the CPU
frequency can be programmed to the frequency required by the application. For more detailed information
on boot modes, see Section 2.4, Boot Sequence.
The L3 ROM on the device is 64KB. The contents of the ROM are divided into two partitions. The first is
the ROM bootloader with the primary purpose to contain software to boot the device. There is no
requirement to block accesses from this portion to the ROM. The second partition is the secure portion of
ROM which has a secure kernel which is necessary for support of security features on the device. For the
secure portion, access should not be allowed on a non-secure part and on a secure part, only secure
supervisors should have access.
Emulation accesses should follow the same rules of the secure portion of ROM. Emulation can access the
non-secure portion of the ROM, but can not read the secure portion of the ROM.
Memory protection allows an operating system to define who or what is authorized to access L1D, L1P,
and L2 memory. To accomplish this, the L1D, L1P, and L2 memories are divided into pages. There are 16
pages of L1P (2KB each), 16 pages of L1D (2KB each), and up to 64 pages of L2. The L1D, L1P, and L2
memory controllers in the C64x+ Megamodule are equipped with a set of registers that specify the
permissions for each memory page. For L2, the number of protection pages and their sizes depend on the
L2 configuration of the device, as defined in the previous section. The actual sizes are listed in Table 5-1.
Table 5-1. L2 Memory Protection Page Sizes
L2CONFIG = 0
L2CONFIG = 1
C64x+
ADDRESS
MEGAMODULE
CORE 0
CORE 1
CORE 2
CORE 0
CORE 1
CORE 2
0x0080 0000 -
32 KB
16 KB
32 KB
0x0087 FFFF
0x0088 0000 -
32 KB
N/A
32 KB
0x008F FFFF
0x0090 0000 -
16 KB
N/A
0x0097 FFFF
0x0098 0000 -
N/A
N/A`
N/A
0x009F FFFF
C64x+ Megamodule
60
相关PDF资料 |
PDF描述 |
|---|---|
| TN5D01A | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5 |
| TN5D41A | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5 |
| TN5D41 | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, PZFM5 |
| TN5D51A | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5 |
| TNY266GNTL | 0.56 A SWITCHING REGULATOR, 140 kHz SWITCHING FREQ-MAX, PDSO7 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMX320C6655CZH | 制造商:Texas Instruments 功能描述:PG1.0 COMMERCIAL TEMP 1.0GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 625FCBGA |
| TMX320C6657CZH | 制造商:Texas Instruments 功能描述:2 CORE PG1.0 COMMERCIAL TEMP 1.0GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 625FCBGA |
| TMX320C6670ACYP | 功能描述:数字信号处理器和控制器 - DSP, DSC TMX C6670-A w/out Encryption RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMX320C6670CYP | 功能描述:数字信号处理器和控制器 - DSP, DSC Multicore Fixed & Floating-Point SOC RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMX320C6672ACYP25 | 制造商:Texas Instruments 功能描述:TMX C6672 PG2.0 COMMTEMP 1.25GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 841FCBGA |
发布紧急采购，3分钟左右您将得到回复。