- 您现在的位置：买卖IC网 > PDF目录98267 > TMX320C6474ZUN (TEXAS INSTRUMENTS INC) SPECIALTY CONSUMER CIRCUIT, PBGA561 PDF资料下载
参数资料
| 型号： | TMX320C6474ZUN |
| 厂商： | TEXAS INSTRUMENTS INC |
| 元件分类： | 消费家电 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PBGA561 |
| 封装： | 23 X 23 MM, ROHS COMPLIANT, PLASTIC, FCBGA-561 |
| 文件页数： | 31/204页 |
| 文件大小： | 2220K |
| 代理商： | TMX320C6474ZUN |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页当前第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页
7.8 PLL2 and PLL2 Controller
DDR.PLL
AV
DD218
DDR.PLLController
DDR_2XCLK
DDR2PHY
x10
7.8.1
PLL2 Controller Device-Specific Information
7.8.1.1 Internal Clocks and Maximum Operating Frequencies
TMS320C6474
Multicore Digital Signal Processor
SPRS552 – OCTOBER 2008
www.ti.com
The secondary PLL controller generates interface clocks for the DDR2 memory controller. The CLKIN2
input for PLL2 is DDRREFCLK. It is a differential clock input and is applied at the DDRREFCLKP and
DDRREFCLKN pins. The DDRREFCLK required frequency is 66.7 MHz. When coming out of power-on
reset, PLL2 is enabled and initialized.
As shown in Figure 7-22, the PLL2 controller features a PLL multiplier controller. The PLL multiplier is
fixed to a x10 multiplier rate.
PLL2 power is supplied externally via the PLL2 power supply (AVDD218). An external PLL filter circuit must
be added to AVDD218 as shown in Figure 7-22. The 1.8-V supply for the EMI filter must be from the same
1.8-V power plane supplying the I/O power-supply pin, DVDD18. TI requires EMI filter manufacturer Murata.
For more information on the external PLL filter or the EMI filter, see the TMS320C6474 Hardware Design
Guide application report (literature number SPRAAW7).
All PLL external components (capacitors and the EMI filter) should be placed as close to the C64x+ DSP
device as possible. For the best performance, TI requires that all the PLL external components be on a
single side of the board without jumpers, switches, or components other than the ones shown. For
reduced PLL jitter, maximize the spacing between switching signals and the PLL external components
(capacitors and the EMI filter). The minimum CLKIN2 rise and fall times should also be observed.
Figure 7-22. PLL2 Block Diagram
As shown in Figure 7-22, the output of PLL2, PLLOUT, is divided by 2 and directly fed to the DDR2
memory controller. This clock is used by the DDR2 memory controller to generate DDR2CLKOUT0[P/N]
and DDR2CLKOUT1[P/N]. Note that, internally, the data bus interface of the DDR2 memory controller is
clocked by SYSCLK2 and PLL1 controller.
Note that there is a minimum and maximum operating frequency for DDRREFCLK and PLLOUT. The
clock generator and PLL multiplier must not be configured to exceed any of these constraints. For the PLL
clocks input and output frequency ranges, see Table 7-32. DDRREFCLK is a differential clock input to
PLL2 and is applied at the DDRREFCLKP and DDRREFCLKN pins.
Table 7-32. PLL2 Clock Frequency Ranges
MIN
MAX
UNIT
DDRREFCLK (PLLEN = 1)
40
66.7
Mz
PLLOUT
400
667
MHz
Peripheral Information and Electrical Specifications
126
相关PDF资料 |
PDF描述 |
|---|---|
| TN5D01A | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5 |
| TN5D41A | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5 |
| TN5D41 | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, PZFM5 |
| TN5D51A | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5 |
| TNY266GNTL | 0.56 A SWITCHING REGULATOR, 140 kHz SWITCHING FREQ-MAX, PDSO7 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMX320C6655CZH | 制造商:Texas Instruments 功能描述:PG1.0 COMMERCIAL TEMP 1.0GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 625FCBGA |
| TMX320C6657CZH | 制造商:Texas Instruments 功能描述:2 CORE PG1.0 COMMERCIAL TEMP 1.0GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 625FCBGA |
| TMX320C6670ACYP | 功能描述:数字信号处理器和控制器 - DSP, DSC TMX C6670-A w/out Encryption RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMX320C6670CYP | 功能描述:数字信号处理器和控制器 - DSP, DSC Multicore Fixed & Floating-Point SOC RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMX320C6672ACYP25 | 制造商:Texas Instruments 功能描述:TMX C6672 PG2.0 COMMTEMP 1.25GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 841FCBGA |
发布紧急采购，3分钟左右您将得到回复。