- 您现在的位置：买卖IC网 > PDF目录19504 > ADSP-21363KSWZ-1AA (Analog Devices Inc)IC DSP 32BIT 333MHZ EPAD 144LQFP PDF资料下载
参数资料
| 型号： | ADSP-21363KSWZ-1AA |
| 厂商： | Analog Devices Inc |
| 文件页数： | 29/60页 |
| 文件大小： | 0K |
| 描述： | IC DSP 32BIT 333MHZ EPAD 144LQFP |
| 产品培训模块： | SHARC Processor Overview |
| 标准包装： | 1 |
| 系列： | SHARC® |
| 类型： | 浮点 |
| 接口： | DAI，SPI |
| 时钟速率： | 333MHz |
| 非易失内存： | ROM（512 kB） |
| 芯片上RAM： | 384kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.20V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 144-LQFP 裸露焊盘 |
| 供应商设备封装： | 144-LQFP（20x20） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页当前第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
ADSP-21362/ADSP-21363/ADSP-21364/ADSP-21365/ADSP-21366
Serial Ports
To determine whether communication is possible between two
devices at clock speed n, the following specifications must be
confirmed: 1) frame sync (FS) delay and frame sync setup and
hold, 2) data delay and data setup and hold, and 3) serial clock
(SCLK) width.
Table 24. Serial Ports—External Clock
Serial port signals are routed to the DAI_P20–1 pins using the
SRU. Therefore, the timing specifications provided below are
valid at the DAI_P20–1 pins.
K and B Grade
Y Grade
Parameter
Min
Max
Max
Unit
Timing Requirements
t SFSE 1
Frame Sync Setup Before SCLK
t HFSE
1
(Externally Generated Frame Sync in Either Transmit or Receive Mode)
Frame Sync Hold After SCLK
(Externally Generated Frame Sync in Either Transmit or Receive Mode)
2.5
2.5
ns
ns
t SDRE
1
t HDRE 1
t SCLKW
t SCLK
Receive Data Setup Before Receive SCLK
Receive Data Hold After SCLK
SCLK Width
SCLK Period
2.5
2.5
(t PCLK × 4) ÷ 2 – 2
t PCLK × 4
ns
ns
ns
ns
Switching Characteristics
t DFSE 2
Frame Sync Delay After SCLK
t HOFSE 2
(Internally Generated Frame Sync in Either Transmit or Receive Mode)
Frame Sync Hold After SCLK
(Internally Generated Frame Sync in Either Transmit or Receive Mode)
2
9.5
11
ns
ns
t DDTE 2
Transmit Data Delay After Transmit SCLK
9.5
11
ns
t HDTE
2
Transmit Data Hold After Transmit SCLK
2
ns
1
2
Referenced to sample edge.
Referenced to drive edge.
Table 25. Serial Ports—Internal Clock
K and B Grade
Y Grade
Parameter
Min
Max
Max
Unit
Timing Requirements
t SFSI 1
Frame Sync Setup Before SCLK
t HFSI 1
(Externally Generated Frame Sync in Either Transmit or Receive Mode)
Frame Sync Hold After SCLK
(Externally Generated Frame Sync in Either Transmit or Receive Mode)
7
2.5
ns
ns
t SDRI 1
t HDRI 1
Receive Data Setup Before SCLK
Receive Data Hold After SCLK
7
2.5
ns
ns
Switching Characteristics
t DFSI 2
t HOFSI 2
Frame Sync Delay After SCLK (Internally Generated Frame Sync in Transmit Mode)
Frame Sync Hold After SCLK (Internally Generated Frame Sync in Transmit Mode)
–1.0
3
3.5
ns
ns
t DFSIR
2
Frame Sync Delay After SCLK (Internally Generated Frame Sync in Receive Mode)
8 9.5 ns
t HOFSIR 2
t DDTI 2
Frame Sync Hold After SCLK (Internally Generated Frame Sync in Receive Mode)
Transmit Data Delay After SCLK
–1.0 ns
3 4.0 ns
t HDTI
2
Transmit Data Hold After SCLK
–1.0 ns
t SCLKIW
Transmit or Receive SCLK Width
2 × t PCLK – 2 2 × t PCLK + 2 2 × t PCLK + 2 ns
1
2
Referenced to the sample edge.
Referenced to drive edge.
Rev. J |
Page 29 of 60 |
July 2013
相关PDF资料 |
PDF描述 |
|---|---|
| ADSP-BF537KBCZ-6AV | IC DSP CTLR 16BIT 182CSPBGA |
| V300A2E160BL | CONVERTER MOD DC/DC 2V 160W |
| ADSP-2191MKSTZ-160 | IC DSP CONTROLLER 16BIT 144LQFP |
| MLP2012S2R2T | INDUCTOR MULTILAYER 2.2UH 0805 |
| 10090098-S254VLF | DSUB STR 25POS SOCKET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21363SBBC-ENG | 制造商:AD 制造商全称:Analog Devices 功能描述:SHARC Processor |
| ADSP-21363SBBCZENG | 制造商:AD 制造商全称:Analog Devices 功能描述:SHARC Processor |
| ADSP-21363SBSQ-ENG | 制造商:AD 制造商全称:Analog Devices 功能描述:SHARC Processor |
| ADSP-21363SBSQZENG | 制造商:AD 制造商全称:Analog Devices 功能描述:SHARC Processor |
| ADSP-21363SCSQ-ENG | 制造商:AD 制造商全称:Analog Devices 功能描述:SHARC Processor |
发布紧急采购，3分钟左右您将得到回复。