参数资料
| 型号： | IPS-VIDEO |
| 厂商： | Altera |
| 文件页数： | 112/290页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO/IMAGE PROCESSING SUITE |
| 标准包装： | 1 |
| 系列： | * |
| 功能： | 视频和图像处理用 IP 功能套件 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页当前第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页
Chapter 12: Clocked Video Output MegaCore Function
12–9
Functional Description
The mode registers can only be written to if a mode is marked as invalid. For example,
the following steps reconfigure mode 1:
1. Write 0 to the Mode1 Valid register.
2. Write to the mode 1 configuration registers.
3. Write 1 to the Mode1 Valid register. The mode is now valid and can be selected.
A currently-selected mode can be configured in this way without affecting the video
output of the MegaCore function.
When searching for a matching mode and there are multiple modes that match the
resolution, the function selects the lowest mode. For example, the function selects
Mode1 over Mode2 if they both match. To allow the function to select Mode2,
invalidate Mode1 by writing a 0 to its mode valid register. Invalidating a mode does
not clear its configuration.
Interrupts
The Clocked Video Output MegaCore function outputs a single interrupt line which is
the OR of the following internal interrupts:
■
■
The status update interrupt— Triggers when the Video Mode Match register is
updated by a new video mode being selected.
Locked interrupt—Triggers when the outgoing video SOF is aligned to the
incoming SOF.
Both interrupts can be independently enabled using bits [2:1] of the Control register.
The ir values can be read using bits [2:1] of the Interrupt register and a write of 1 to
either of these bits clears the respective interrupt.
Generator Lock
The Clocked Video Output MegaCore function provides some functions to facilitate
Genlock. The MegaCore function can be configured to output, via the vcoclk_div
signal, a divided down version of its vid_clk ( vcoclk ) signal aligned to the SOF. By
setting the divided down value to be the length in samples of a video line, the
vcoclk_div signal can be configured to output a horizontal reference. The Genlock
functionality is enabled using the Control register. When Genlock functionality is
enabled the Clocked Video Output MegaCore does not synchronize itself to the
incoming Avalon-ST Video. Altera recommends that you disable Genlock
functionality before changing output mode and then only enable it again when the
status update interrupt has fired, indicating that the mode change has occurred.
The vcoclk_div signal can be compared to the refclk_div signal, output by a
Clocked Video Input MegaCore function, using a phase frequency detector (PFD) that
controls a voltage controlled oscillator (VCXO). By controlling the VCXO, the PFD can
align its output clock ( vcoclk ) to the reference clock ( refclk ). By tracking changes in
the refclk_div signal, the PFD can then ensure that the output clock is locked to the
incoming video clk.
February 2014
Altera Corporation
Video and Image Processing Suite
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IRAC1150-300W | DEMO BOARD FOR IR1150S |
| IRAC1150-D2 | BOARD CONTROL FOR IR1150S |
| IRAC5001-HS100A | KIT EVAL ORING DEMO BOARD/IR5001 |
| IRADK10 | KIT DESIGN 3-PH 115-230ACV MOTOR |
| IRADK31 | DESIGN KIT 1/4 HP DC FOR IR31XX |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPS-WMD | 功能描述:IP WIRELESS MOD/DEMOD SUITE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| IPS-XLC | 制造商:ZORAN 制造商全称:ZORAN 功能描述:PCL XL Interpreter |
| IPS-XPS | 制造商:ZORAN 制造商全称:ZORAN 功能描述:XPS Document Interpreter |
| IPSY1A11 | 制造商:ABB Low Voltage Products and Systems 功能描述:FT SW YEL CVR FREE MOVEMENT |
| IPS-ZX | 制造商:ZORAN 制造商全称:ZORAN 功能描述:Complete Raster Solution |
发布紧急采购，3分钟左右您将得到回复。